• 전자공학회논문지D
• /
• 제36D권12호
• /
• pp.37-42
• /
• 1999

본 논문에서는 차세대 집적회로의 핵심공정으로 부각되고 있는 CMP를 이용한 Cu Damascene 공정을 연구하였다. E-beam lithography, $SiO_2$ CVD 및 RIE, Ti/Cu CVD등의 제반 단위 공정을 연구하였으며, 연구된 단위공정으로 2창의 Cu금속 배선을 제작하였다. CMP 단위공정 연구결과, hend 압력 4 PSI, table 및 head 속도 25rpm, 진동폭 10mm, 슬러리 공급량 40ml/min에서 연마율 4,635 ${\AA}$/min, Cu:$SiO_2$의 선택율 150:1, 평탄도 4.0%를 얻었다. E-beam 및 $SiO_2$ vialine 공정연구결과, 100 ${\mu}C/cm^2$ 도즈와 6분 30초의 현상 및 1분 10초의 에칭시간으로 약 0.18 ${\mu}m\;SiO_2$ via-line을 형성하였다. 연구된 단위공정으로 sub-0.2 ${\mu}$의 Cu 금속라인을 제작하였으며, Cu void 및 Cu의 peeling으로 인한 다층공정시의 문제점과 재현성 향상 방법에 대해 논의하였다.

• 한국표면공학회:학술대회논문집
• /
• 한국표면공학회 2007년도 추계학술대회 논문집
• /
• pp.87-88
• /
• 2007

무전해 구리 도금 공정에서 첨가제로 사용되는 HIQSA 화합물이 Damascene 공정을 이용한 60nm급 trench 패턴 내 무전해 구리 배선 형성 과정에 미치는 효과를 전기 화학적 기법과 광학적 기법을 이용하여 관찰하였다. HIQSA 농도별 open circuit potential의 변화를 관측한 결과, 3ppm 수준으로 첨가되었을 때, 무전해 도금 과정 중 가장 안정한 전위가 유지됨을 볼 수 있었다. 무전해 도금액 내 HIQSA 농도가 높아짐에 따라 구리 도금층의 두께는 지수적으로 감소하였으며, 표면의 결정 크기도 감소하였다. 60nm급 trench 내 무전해 구리 도금 시, 용액 내 침적 시간 60초가 무결함 superconformal copper filling을 얻기 위한 최적 시간이었다.

• Korean Chemical Engineering Research
• /
• 제53권4호
• /
• pp.517-523
• /
• 2015

금속 배선형성 재료가 구리로 대체됨에 따라 다마신(damascene) 공정이 도입되었고, 과증착된 구리를 화학적 기계적 평탄화(Chemical Mechanical Polishing, CMP) 방식을 통해 제거하는 구리 화학적 기계적 평탄화 공정이 필요하게 되었다. 본 연구에서는 중성영역 구리 화학적 기계적 평탄화 공정용 슬러리의 구성 요소 중 하나인 부식 방지제에 아미노기($-NH_2$)와 카르복실기(-COOH)를 부착시켜 그에 따른 영향성을 확인하고자 하였다. 1H-1,2,4-트리아졸(1H-1,2,4-triazole)을 기준 부식방지제로 선정하여 식각속도, 제거속도 및 화학적 식각력을 측정한 결과 아미노기는 높은 구리 식각 능력을 보여주는 반면, 카르복실기는 부식방지제 효과가 증대되어 기본 부식방지제보다 낮은 식각 능력을 보여주었다. 이는 높은 제거속도가 필요한 1차 구리 화학적 기계적 평탄화 공정에는 아미노기가, 높은 구리 제거속도/식각속도 비를 필요로 하는 2차 구리 화학적 기계적 평탄화 공정에는 카르복실기가 적합하다는 결론을 보여준다.

• Korean Chemical Engineering Research
• /
• 제52권1호
• /
• pp.26-39
• /
• 2014

전자 소자의 구리 금속 배선은 전해 도금을 포함한 다마신 공정을 통해 형성한다. 본 총설에서는 배선 형성을 위한 구리 전해 도금 및 수퍼필링 메카니즘에 대해 다루고자 한다. 수퍼필링 기술은 전해 도금의 전해질에 포함된 유기 첨가제의 영향에 의한 결과이며, 이는 유기 첨가제의 표면 덮임율을 조절하여 웨이퍼 위에 형성된 패턴의 바닥 면에서의 전해 도금 속도를 선택적으로 높임으로써 가능하다. 소자의 집적도를 높이기 위해 금속 배선의 크기는 계속적으로 감소하여 현재 그 폭이 수십 nm 수준으로 줄어들었다. 이러한 배선 폭의 감소는 구리 배선의 전기적 특성 감소, 신뢰성의 저하, 그리고 수퍼필링의 어려움 등 여러 가지 문제를 야기하고 있다. 본 총설에서는 상기 기술한 문제점을 해결하기 위해 구리의 미세 구조 개선을 위한 첨가제의 개발, 펄스 및 펄스-리벌스 전해 도금의 적용, 고 신뢰성 배선 형성을 위한 구리 기반 합금의 수퍼필링, 그리고 수퍼필링 특성 향상에 관한 다양한 연구를 소개한다.

• 한국마이크로전자및패키징학회:학술대회논문집
• /
• 한국마이크로전자및패키징학회 2002년도 추계기술심포지움논문집
• /
• pp.7-12
• /
• 2002

반도체 공정에서 구리(Cu) 배선의 미세구조와 신뢰성에 대해 연구하였는데, 특히 CVD Cu와 전기도금 Cu를 사용하여 신뢰성에 대한 texture와 결정 구조의 영향을 연구하였다 CVD Cu의 경우 여러 가지 시드층(seed layer)을 사용함으로서, 결정입자의 크기는 비슷하지만 texture가 전혀 다른 Cu 박막을 얻을 수 있었는데, 신뢰성 검사결과 (111) texture를 가진 Cu 배선의 수명이 (200) texture를 가진 Cu 배선의 수명보다 약 4배 가량 길게 나왔다. 전기도금 Cu 박막의 경우 항상 (111) texture를 갖고 있었으며 결정립의 크기도 CVD Cu의 것보다 더 컸다. Damascene 공법으로 회로 형성한 Cu 배선의 경우에도 전기도금 Cu의 결정립 크기가 CVD Cu의 것보다 더 크게 나타났으며, 신뢰성 검사결과 배선의 수명도 더 길게 나타났는데 그 차이는 0.4 $\mu\textrm{m}$ 이하의 미세선폭 영역에서 더욱 현저했다. 따라서 전기도금 Cu가 CVD Cu보다 신뢰성 측면에서 더 우수한 것으로 판명되었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.231-231
• /
• 2010

현재 Cu배선 제조공정에서 전해도금은 Damascene pattern의 Cu filling에 사용되고 있는데, 우수한 특성의 전해도금을 위해서는 step coverage가 우수한 Cu seed layer가 필수적이다. 현재까지 Cu seed layer를 형성하는 방법으로는 ionized physical vapor deposition(I-PVD)이 사용되고 있는데, 22 nm 이후의 소자에서는 step coverage의 한계로 인해 완벽한 Cu filling 어려울 것으로 예상된다. 본 연구에서는 step coverage가 매우 우수한 atomic layer deposition(ALD) 방법으로 Cu seed layer를 증착하고 그 특성을 기존의 PVD 박막과 비교하였다. Ketoiminate 계열의 +2가 Cu 전구체와 $H_2$를 이용하여 ALD Cu 박막을 증착하였는데 exposure, 기판의 온도를 변화시키면서 기판별로 ALD Cu의 최적공정조건을 도출하였다. ALD Cu seed와 PVD Cu seed 위에 약 $1{\mu}m$의 Cu 박막을 전해도금한 후 박막의 두께, 비저항, 미세구조와 함께 pattern filling 특성을 비교하였다.

• 대한기계학회논문집A
• /
• 제33권10호
• /
• pp.1023-1028
• /
• 2009

Cleaning is required following CMP (chemical mechanical planarization) to remove particles. The minimization of particle residue is required with each successive technology generation, and the cleaning of wafers becomes more complicated. In copper damascene process for interconnection structure, it utilizes 2-step CMP consists of Cu and barrier CMP. Such a 2-steps CMP process leaves a lot of abrasive particles on the wafer surface, cleaning is required to remove abrasive particles. In this study, the chemical mechanical cleaning(CMC) is performed various conditions as a cleaning process. The CMC process combined mechanical cleaning by friction between a wafer and a pad and chemical cleaning by CMC solution consists of tetramethyl ammonium hydroxide (TMAH) / benzotriazole (BTA). This paper studies the removal of abrasive on the Cu wafer and the cleaning efficiency of CMC process.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 하계학술대회 논문집 Vol.9
• /
• pp.537-537
• /
• 2008

Copper (Cu) has been widely used for interconnection structure in intergrated circuits because of its properties such as a low resistance and high resistance to electromigration compared with aluminuim. Damascene processing for the interconnection structure utilizes 2-steps chemical mechanical polishing(CMP). After polishing, the removal of abrasive particles on the surfaces becomes as important as the polishing process. In the paper, buffing process for the removal of colloidal silica from polished Cu wafer was proposed and demonstrated.

• 마이크로전자및패키징학회지
• /
• 제29권1호
• /
• pp.49-54
• /
• 2022

반도체 Si 웨이퍼 Cu 배선을 제작하는데 사용하는 submicron 크기의 다마신 패턴의 구리 도금공정을 동일한 조건의 유기첨가제 및 전류밀도 조건을 사용하여 PCB 금속배선에 사용되는 수십 micron 크기의 패턴 도금에 적용하였다. PCB 패턴의 종횡비가 작아 쉽게 채워질 것으로 기대했던 것과는 달리, 이 경우 패턴 내부에 위치별 도금 두께 불균일도가 심화되는 것이 관찰되었다. 이러한 원인을 정량적으로 분석하기 위해 유동 및 전기장을 고려한 전기화학적 해석을 진행하였으며, 이를 통해 패턴 바닥부 코너에서 측벽과 바닥부의 도금에 의한 용액내 Cu²⁺ 이온의 고갈이 상대적으로 패턴 상부보다 빠르게 일어나는 것이 확인되었다. 이는 Cu²⁺ 이온의 확산계수가 2.65×10^-10 m²/s 로 초당 16.3 ㎛정도의 평균 이동거리를 가짐으로, 이 값이 다마신 패턴에서는 충분히 커서 원활하게 패턴 내부까지 이온 공급이 이루어지나, 수십 micron 크기를 갖는 PCB 크기에서는 소진된 구리이온을 보충해 주기 위해 충분한 시간이 필요하기 때문인 것으로 확인되었다. 구리 이온을 충분히 공급해 주기 위해 전류밀도를 낮춰 Cu²⁺ 이온이 확산할 수 있는 충분한 시간을 할애해 줌으로써 두께 균일도가 향상되는 것을 알 수 있었다.

• 대한기계학회:학술대회논문집
• /
• 대한기계학회 2008년도 추계학술대회A
• /
• pp.1880-1884
• /
• 2008

Cleaning is required following CMP (chemical mechanical planarization) to remove particles. The minimization of particle residue is required with each successive technology generation, and the cleaning of wafers becomes more complicated. In copper damascene process for interconnection structure, it utilizes 2-steop CMP consists of Cu CMP and barrier CMP. Such a 2-steps CMP process leaves a lot of abrasive particles on the wafer surface, cleaning is required to remove abrasive particles. In this study, the buffing is performed various conditions as a cleaning process. The buffing process combined mechanical cleaning by friction between a wafer and a buffing pad and chemical cleaning by buffing solution consists of tetramethyl ammonium hydroxide (TMAH)/benzotriazole(BTA).