• 대한전자공학회논문지SP
• /
• 제44권5호
• /
• pp.103-111
• /
• 2007

본 논문에서는 single-chip CMOS Image Sensor(CIS)용 고화질 image signal processor(ISP)에 최적화된 하드웨어 구조를 제안한다. Single-chip CIS는 CIS와 ISP가 하나의 칩으로 구현된 것으로, 다양한 휴대기기에 사용된다. 휴대기기의 특성상, single-chip CIS용 ISP는 고화질이면서도 저전력을 위해 하드웨어 복잡도를 최소화해야 한다. 영상의 품질 향상을 위해서 다양한 영상 처리 블록들이 ISP에 적용되지만, 그 중에 핵심이면서 하드웨어 복잡도가 가장 큰 블록은 컬러 영상을 만들기 위한 색 보간 블록과 영상을 선명하게 하기 위한 화질 개선 필터 블록이다. 이들 블록은 데이터 처리를 위한 로직 외에도 라인 메모리를 필요로 하기 때문에 ISP의 하드웨어 복잡도의 대부분을 차지한다. 기존 ISP에서는 색 보간과 화질 개선 필터를 독립적으로 수행하였기 때문에 많은 수의 라인 메모리가 필요하였다. 따라서 하드웨어 복잡도를 낮추기 위해서는 낮은 성능의 색보간 알고리즘을 적용하거나, 화질 개선 필터를 사용하지 않아야 했다. 본 논문에서는 화질 개선을 위해 경계 적응적이면서 채널간 상관관계를 고려하는 고화질 색 보간 알고리즘을 적용하였다. 또한 채널 간 상관관계를 고려하는 색 보간 알고리즘의 특성을 이용하여 색 보간 블록과 화질 개선 필터 블록이 라인 메모리를 공유하도록 설계함으로써, 전체 라인 메모리 수를 최소화하는 새로운 구조를 제안한다. 제안된 방법을 적용하면 화질 개선 필터 블록을 위한 추가적인 라인 메모리가 불필요하기 때문에, 고화질과 낮은 복잡도 모두를 만족시킬 수 있다. 제안 방식과 기존 방식의 MSE(Mean Square Error)는 0.37로, 메모리 공유로 인한 화질의 저하는 거의 없었고, 고화질 색 보간 알고리즘을 적용했기 때문에 전체적인 화질은 향상되었다. 제안된 ISP 구조는 Verilog HDL 및 FPGA를 이용하여 실시간으로 구현 검증되었다. 0.25um CMOS 표준 셀 라이브러리를 이용하여 합성하였을 때, 총 게이트 수는 37K개였으며 7.5개의 라인 메모리가 사용되었다.

• 전자공학회논문지
• /
• 제50권11호
• /
• pp.70-77
• /
• 2013

본 논문에서는 새로운 기법의 PWM 발생기를 이용한 저면적, 고효율 SMPS를 제안한다. 제안된 회로에서 PWM의 duty ratio는 pseudo relaxation-oscillation technique를 이용한 PWM 발생기의 내부 커패시터 전압 기울기를 제어하는 방식으로 결정된다. 기존의 SMPS들에 비해, 제안된 제어 방식은 loop bandwidth 보상을 위해 기존의 아날로그 제어방식의 SMPS에서 요구되는 필터회로나 디지털 제어방식의 SMPS에서 요구되는 디지털 compensator가 필요 없기 때문에 단순한 구조로 구성된다. 또한, 제안된 회로는 PWM 발생기의 내부 캐패시터 용량 변화를 통해 1MHz~10MHz까지 스위칭 주파수를 사용자가 선택할 수 있다. 시뮬레이션 수행결과 제안된 SMPS는 10MHz 스위칭 주파수를 선택했을 때 내부회로에서 소모되는 전류는 최대 2.7mA, 파워 Trail을 제외한 전체 시스템의 전류 소모는 15mA였다. 또한, 제안된 SMPS는 시뮬레이션으로 3.3V출력에서 9mV의 최대 리플 전압이 발생하였다. 본 논문에서는 동부하이텍 BCD $0.35{\mu}m$ 공정 파라미터를 이용한 시뮬레이션 및 칩 테스트를 통해 제안된 회로를 검증하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2002년도 추계종합학술대회
• /
• pp.477-480
• /
• 2002

ULSI(ultra large scaled integrated circuits)의 고집적화와 고속화를 위한 다층 배선 기술 중에서 층간 절연막의 특성을 향상시켜주는 것은 매우 중요한 요소이다. 소자의 소형화에 따른 절연층의 용량에 의한 신호의 지연을 방지하고 금속배선간의 상호간섭을 막아주기 위해서 현재 요구되는 0.13$\mu\textrm{m}$급 소자의 경우에서는 유전율이 매우 낮은 k$\leq$2.0인 층간 절연막이 필요하게 된다. 이러한 차세대 반도체 소자의 층간 절연물질로서 사용될 유력한 저유전 물질로 Nanoporous silica(k=1.3~2.5)를 적용하려는 연구가 진행되고 있다(1)-(3). 그러한 물질 중에 하나가 organosilicate films이 있는데 carbon-doped oxides, silicon-oxicarbides, carbon-incorporated silicon oxide film, organic-inorganic hybrid type Si-O-C thin films 혹은 organic-inorganic hybrid silica materials 등으로 불린다. 이에 본 연구에서는 nano-pore를 갖는 유무기 하이브리드 구조의 저유전 박막을 BTMSM/O$_2$의 혼합된 precursor를 사용하여 ICPCVD 방법에 의해 형성하였다. 총 유량을 20sccm이 되도록 하여 $O_2$:BTMSM(Ar)의 유량비를 변화시키며, 작업진공도는 300mTorr였다. 기판은 가열하지 않고, p-type Si(100) 위에 Si-O-C-H 박막을 형성하였다. 열적안정성을 조사하기 위하여 30$0^{\circ}C$, 40$0^{\circ}C$, 50$0^{\circ}C$에서 30분간 열처리하여 비교 분석하였다. 형성된 박막의 특성은 XPS로 분석하여 유전상수와의 상관관계를 조사하였다.

• 한국정보통신학회논문지
• /
• 제3권3호
• /
• pp.517-531
• /
• 1999

본 논문에서는 INMARSAT-M형 송신기에 사용되는 L-BAND(1626.5-1646.5 MHz)용 2단 가변이득 전력 증폭기를 연구 개발하였다. 2단 가변이득 전력증폭기는 구동증폭단과 전력증폭단에 의해 고출력 모드일 때 +42 dBm, 저출력 모드일 때는 +36 dBm의 전력으로 증폭되며, 각각에 대해 상한 +1 dBm과 하한 -2 dBm의 오차를 허용한다. 제작의 간편성 때문에 전체 2단 가변이득 전력증폭기를 크게 구동증폭단과 전력증폭단 두 부분으로 나누어 구현하였으며, 전력증폭부를 구동하기 위한 구동단은 HP사의 MGA-64135와 Motorola사의 MRF-6401을 사용하였으며, 전력증폭단은 ERICSSON사의 PTE-10114와 PTF-10021을 사용하여 RF부, 온도보상회로 및 출력 조절회로를 함께 집적화 하였다. 이득조절은 구동증폭단의 MGA-64135의 바이어스 전압을 조절하는 방법을 제시하였으며, 실험 결과와 잘 일치하였다. 제작된 2단 가변이득 전력증폭기는 20 MHz대역폭 내에서 소신호 이득이 42 dB와 36 dB 이상, 입ㆍ출력 정재파비는 1.5:1 이하, 5 dBm의 $P_{1dB}$. $P_{ldB}$출력레벨에서 3 dB Back off 시켰을 때 32.5 dBc의 I $M_3$를 얻었다. 1636.5 MHz 주파수에 대해 출력전력은 43 dBm과 37 dBm으로서 설계시 목표로 했던 최대 출력전력 20 Watt를 얻었다.다.다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2015년도 추계학술대회
• /
• pp.458-461
• /
• 2015

본 논문에서는 저전압, 저전력 회로에 적합한 2가지 유형의 기준전압 발생회로와 1가지 유형의 기준전류 발생회로를 제안하고, $0.35{\mu}m\;CMOS$ 공정을 이용하여 설계하였다. 저전압, 저전력 특성을 얻기 위해 약반전(weak inversion) 영역에서 동작하는 MOS 트랜지스터를 사용하고, bulk-driven 기법을 이용하였다. 첫 번째 기준전압 발생회로는 1.2V의 공급전압에서 1.43uA의 전류를 소비하며, 585mV의 기준전압과 $6ppm/^{\circ}C$의 온도특성을 갖는다. 두 번째 기준전압 발생회로는 0.3V의 공급전압에서 48pW의 전력을 소비하며, 172mV의 기준전압과 $26ppm/^{\circ}C$의 온도특성을 갖는다. 기준전류 발생회로는 0.75V의 공급전압에서 246nA의 전류를 소비하며, 32.6nA의 기준전류와 $262ppm/^{\circ}C$의 온도특성을 갖는다. 모의실험을 통해 설계된 기준회로들의 성능을 검증하였다.

• 한국통신학회논문지
• /
• 제31권6A호
• /
• pp.634-639
• /
• 2006

본 논문에서는 게이트 길이 $0.5{\mu}m$의 GaAs PHEMT를 이용하여 5 GHz 대역 무선랜에 사용 가능한 MMIC 2단 전력증폭기를 설계 제작하였다. PHEMT 게이트 폭을 MMIC 전력증폭기에 요구되는 선형성과 PAE(전력부가효율)을 동시에 충족시키기 위하여 최적화하였다. 입력 P1dB로부터 3dB back-off전력에서 25dBc이상의 IMD와 공급전압 3.3V에서 22dBm 이상의 출력을 얻기 위하여 $0.5{\mu}m\times600{\mu}m$크기의 구동단 PHEMT와 $0.5{\mu}m\times3000{\mu}m$ 크기의 증폭단 PHEMT를 사용하였다. 2단 MMIC 전력증폭기는 광대역 특성으로 HIPERLAN/2와 IEE802.11a에서 사용할 수 있도록 설계하였다. 제작된 PHEMT MMIC 전력증폭기는 3.3V에서 동작할 때 최대 20.1dB의 선형 이득과 22dBm의 최대 출력전력, 24%의 PAE을 보여주며, 입력과 출력 정합회로를 온 칩으로 설계한 전력증폭기의 칩 크기는 $1400\times1200{\mu}m^2$이다.

• 한국통신학회논문지
• /
• 제39C권3호
• /
• pp.298-306
• /
• 2014

열차의 안전 운행을 위한 철도신호시스템은 궤도회로, 연동장치 등의 지상 설비를 이용하여 열차의 안전거리를 확보하기 위해 열차의 속도와 거리를 제어한다. 또한 이러한 철도신호시스템은 열차의 진로에 따라 선로전환기 등의 선로변 설비들을 제어한다. 이러한 지상 중심의 열차제어시스템은 높은 유지보수 비용이 요구된다. 이에 대한 해결책으로, 최근 차상중심 열차제어시스템이 제안되었고, 관련 기술들의 개발이 활발히 이루어지고 있다. 이러한 차상중심 열차제어시스템은 차상에서 직접 열차 진로상의 선로변 설비들을 제어하는 기술이며, 이러한 시스템의 도입으로 선로변 시설물들이 간소화되어 효율적이고 경제적인 열차제어시스템의 구현이 가능하다. 이에 따라 차상제어장치와 선로전환기, 건널목차단기 등의 선로변 제어장치의 시제품을 개발하였고, 테스트 베드를 구축하여 열차운영 시나리오에 따른 통합 운영 시뮬레이션을 수행하였다. 본 논문에서는 차상중심 열차제어시스템의 현장 적합성 시험에 앞서 설치시험, 무선망 통신시험, 차상제어장치의 인터페이스 시험 및 정상 기능 시험을 포함한 예비현장시험 결과를 기술한다. 시험 결과는 시험 시나리오의 모든 항목을 만족하였으며, 이를 통해 개발한 차상중심 열차제어시스템의 유효성을 확인하였다.

• 대한화학회지
• /
• 제48권6호
• /
• pp.553-560
• /
• 2004

반도체 제작 과정에서 증착이나 식각, 회로의 검사 등에서 생겨날 수 있는 미세한 흠집이나 불완전성을 검사하기 위해 광음향 현미경법을 응용하였다. 반도체 표면에서 발생되는 광음향 신호를 측정하여 흠집의 형태와 깊이를 결정함으로써 3차원 영상을 분석하여 그 구조를 밝혔다. 또한 광음향 현미경법을 이용하여 진성 GaAs 반도체의 운반자 운송성질(비방사 벌크재결합 및 비방사 표면재결합)과 열확산도 및 시료 깊이에 따른 3차원 영상을 분석하여 진성 GaAs 반도체 열확산도 측정 시, 빛이 조사되는 표면조건에 따라 광음향신호의 주파수 의존성이 달라짐을 관측하였다. 실험결과 표면상태가 거친 면에서 매끄러운 면으로 갈수록 높은 주파수 의존성을 나타내었다. Si 웨이퍼 위에 임의로 제작되어진 흠집을 만들고 이를 광음향 현미경법으로 측정한 결과 광음향 신호는 변조되는 주파수와 웨이퍼의 열적 특성에 따라 달라지며 이를 통하여 흠집의 형태와 위치 및 크기를 확인하였다. 광음향 현미경은 반도체 소자나 세라믹 물질에 대하여 비파괴 검사와 비파괴 평가에 관한 연구가 가능하며 반도체 공정 과정에서 생겨날 수 있는 시료의 깨짐이나 결함 등을 검사하는데 응용 가능한 분석법임이 증명되었다.

• 한국컴퓨터정보학회논문지
• /
• 제17권6호
• /
• pp.1-11
• /
• 2012

공정기술이 지속적으로 발달함에 따라 멀티코어 프로세서는 성능 향상이라는 장점과 함께 내부 연결망의 긴 지연 시간, 높은 전력 소모, 그리고 발열 현상 등의 문제점들을 내포하고 있다. 이와 같은 2차원 멀티코어 프로세서의 문제점들을 해결하기 위한 방안 중 하나로 3차원 멀티코어 프로세서 구조가 주목을 받고 있다. 3차원 멀티코어 프로세서는 TSV를 이용하여 수직으로 쌓은 여러 개의 레이어들을 연결함으로써 2차원 멀티코어 프로세서와 비교하여 배선 길이를 크게 줄일 수 있다. 하지만, 3차원 멀티코어 프로세서에서는 여러 개의 코어들이 수직으로 적층되므로 전력밀도가 증가하고, 이로 인해 발열문제가 발생하여 높은 냉각 비용과 함께 신뢰성에 부정적인 영향을 유발한다. 따라서 3차원 멀티코어 프로세서를 설계할 때에는 성능과 함께 온도를 반드시 고려하여야 한다. 본 논문에서는 캐쉬 구성에 따른 3차원 쿼드코어 프로세서의 온도를 상세히 분석하고, 이를 기반으로 발열문제를 해결하기 위해저온도 캐쉬 구성 방식을 제안하고자 한다. 실험결과, 명령어 캐쉬는 최고온도가 임계값보다 낮고 데이터 캐쉬는 많은 웨이를 가지는 구성을 적용할 때 최고온도가 임계값보다 높아짐을 알 수 있다. 또한, 본 논문에서 제안하는 캐쉬구성은 쿼드코어 프로세서를 사용하는 3차원 구조에서 캐쉬의 온도 감소에 효과적일 뿐만 아니라 성능 저하 또한 거의 없음을 알 수 있다.

• 한국컴퓨터정보학회논문지
• /
• 제16권5호
• /
• pp.61-71
• /
• 2011

금속물체의 피로도를 측정하기 위하여 고속으로 진동시키면서 비접촉으로 정밀하게 변위를 측정하는 방법에 대한 연구가 많이 이루어지고 있다. 비접촉 고속 진동 검출센서들은 와류 센서나 레이저 센서들을 주로 사용하고있지만 매우 고가이다. 최근 저가의 유도성 센서를 고속 진동검출에 적용하려는 연구가 이루어지고 있으나 아직은 초보단계이다. 본 연구에서는 저가의 유도성 센서를 이용하여 비접촉으로 고속 진동을 검출하는 새로운 근접 센서모듈 설계방법을 제안하였다. 기존의 유도성 센서모듈들은 검파, 적분, 및 증폭과정을 통하여 변위를 검출하기 때문에 아날로그회로 특성상 잡음에 약하고 적분과정에서 변위 검출속도 저하의 요인이 된다. 제안된 방법은 AD변환기(Analog to Digital converter)를 사용하지 않고 진동 주파수신호를 직접 디지털 신호로 변환하는 새로운 방법으로 아날로그 잡음의 영향을 적게 받으며 고속으로 신호를 처리할 수 있는 장점이 있다. 성능 평가를 위하여 셰이커로 진동 주파수를 30Hz부터 1,100Hz 까지 일정간격으로 금속편을 진동시키면서 제안된 센서 모듈을 이용하여 비접촉으로 진동 신호를 검출하였다. 실험결과 비접촉 근접 거리 5mm 이내에서 진동 주파수 검출범위는 DC에서 1,100Hz까지 측정할 수 있었으며 진동 폭의 해상도는 $20{\mu}m$로 나타났다. 따라서 제안된 유도성 센서모듈은 정밀 비접촉 고속 진동검출 센서로서 충분한 성능을 가지고 있다고 평가된다.