• 정보보호학회논문지
• /
• 제30권6호
• /
• pp.1255-1261
• /
• 2020

캐시 부채널 공격은 CPU의 공유 캐시 자원을 이용하여 시스템에서 민감한 정보를 획득해내는 공격 유형이다. 최근 모바일 시스템에서 클라우드까지 다양한 환경에 공격이 가해짐에 따라 많은 탐지 전략이 제안되었다. 기존의 캐시 부채널 공격들은 많은 수의 캐시 이벤트를 발생시키는 특징을 가지고 있었기 때문에 기존의 탐지 기법은 대부분 캐시 이벤트를 주의 깊게 모니터링하는 것에 기반하여 설계되었다. 그러나 최근에 제안된 공격은 공격 중에 캐시 이벤트를 적게 유발하는 경향이 있다. 예를 들어 PRIME+ABORT 공격은 캐시에 접근하여 액세스 시간을 측정하는 대신 Intel TSX를 활용한다. 이러한 특징으로 인해 캐시 이벤트 기반 탐지 기법은 해당 공격을 탐지하기 어렵다. 본 논문에서는 PRIME+ABORT 공격에 대한 심층 분석을 수행하여 캐시 이벤트 이외에 공격 탐지에 활용 가능한 유용한 하드웨어 이벤트를 밝힌다. 이를 기반으로, PRIME+ABORT 공격 탐지 기법인 PRIME+ABORT Detector를 제시하고, 실험을 통해 제안한 탐지 기법이 0.3%의 성능 오버헤드로 99.5%의 탐지 성공률을 달성할 수 있음을 보인다.

• ETRI Journal
• /
• 제25권5호
• /
• pp.275-287
• /
• 2003

We present a high performance cache structure with a hardware prefetching mechanism that enhances exploitation of spatial and temporal locality. Temporal locality is exploited by selectively moving small blocks into the direct-mapped cache after monitoring their activity in the spatial buffer. Spatial locality is enhanced by intelligently prefetching a neighboring block when a spatial buffer hit occurs. We show that the prefetch operation is highly accurate: over 90% of all prefetches generated are for blocks that are subsequently accessed. Our results show that the system enables the cache size to be reduced by a factor of four to eight relative to a conventional direct-mapped cache while maintaining similar performance.

• International Journal of Internet, Broadcasting and Communication
• /
• 제13권3호
• /
• pp.104-108
• /
• 2021

In order to improve performance in IoT, edge computing system, a memory is usually configured in a hierarchical structure. Based on the distance from CPU, the access speed slows down in the order of registers, cache memory, main memory, and storage. Similar to the change in performance, energy consumption also increases as the distance from the CPU increases. Therefore, it is important to develop a technique that places frequently used data to the upper memory as much as possible to improve performance and energy consumption. However, the technique should solve the problem of cache performance degradation caused by lack of spatial locality that occurs when the data access stride is large. This study proposes a technique to selectively place data with large data access stride to a software-controlled cache. By using the proposed technique, data spatial locality can be improved by reducing the data access interval, and consequently, the cache performance can be improved.

• Journal of the Korean Society for Industrial and Applied Mathematics
• /
• 제10권1호
• /
• pp.95-105
• /
• 2006

기계적인 동작에 기반을 둔 디스크의 동작 특성 때문에 디스크의 속도는 처리기에 비하여 매우 느리다. 반도체기술의 발전으로 처리기의 속도 향상이 비약적으로 이루어지는 반면 디스크의 속도향상은 기계적인 동작특성 때문에 속도향상이 매우 제한적으로 이루어지고 있다. 따라서 컴퓨터시스템 전체의 성능향상을 이루이기 위하여 병목현상을 일으키는 디스크 입출력시스템의 성능을 개선할 수 있는 연구가 필수적이다. 처리기와 I/O subsystem의 속도차이를 해결하기 위한 하나의 기법으로 버퍼 캐시와 디스크 캐시를 두는 기법들이 사용되고 있다. 본 논문에서는 버퍼캐시와 디스크 캐시사이에 디스크 블록 중복을 제한하고, 재 참조 될 가능성이 높은 디스크 블록을 오랫동안 캐시에 유지하게 함으로 캐시 hit ratio를 높여 디스크 접근을 줄이고 신속하게 처리기에 디스크 블록을 서비스하여 시스템의 성능을 개선하는 효율적인 버퍼 캐시 및 디스크 캐시 관리기법을 제안하였고 시뮬레이션을 통하여 제안된 기법의 성능을 평가하였다.

• 한국정보과학회논문지:시스템및이론
• /
• 제29권1호
• /
• pp.35-41
• /
• 2002

고성능 PC 클러스터 시스템을 구축하기 위해서는 네트워크 접근시간을 최소화하는 것이 중 요하다. SCI 기반 PC 클러스터 시스템에서는 각 노드에 네트워크 캐쉬를 유지함으로써 네트워크 접근 시 간을 줄이는 것이 가능하다. 본 논문에서는 SCI 기반 PC 클러스터 시스템을 위해서 네트워크 캐쉬를 활용하는 CC-NUMA 카드를 제안한다. CC-NUMA 카드는 각 노드의 PCI 슬롯(slot)에 plug-in 되는 형태이며 공유메모리 네트워크 캐쉬 네트워크 제어 모듈을 포함한다. 네트워크 캐쉬는 클러스터 노드의 PCI 버스상에서 존재하는 공유메모리를 캐쉬하여 공유메모리와 네트워크 캐쉬 사이의 일관성은 IEEC SCI 표준 에 의해 유지된다. 본 연구에서는 SCI 기반 PC 클러스터 시스템의 성능을 측정하기 위하여 CC-NUMA 프로토타입 카드를 개발하였으며, 이를 기반으로 하여 클러스터 시스템을 구축하였다. 실험결과. CC- NUMA 카드를 장착한 클러스터 시스템이 네트워크 캐쉬를 활용하지 않는 NUMA 기반 클러스터 시스템 에 비해서 우수한 성능을 보임을 알 수 있었다.

• 한국정보과학회논문지:시스템및이론
• /
• 제27권3호
• /
• pp.324-336
• /
• 2000

본 논문에서는 디스크 입출력 시스템의 성능을 향상시키기 위한 효율적인 버퍼 관리 기법을 제시한다. 본 기법은 사용자 수준의 정보 없이 블록의 속성과 미래 참조 거리간의 관계를 기반으로 각 응용의 블록 참조 패턴을 자동으로 발견하고, 발견된 참조 패턴에 적합한 최적 블록 교체 기법을 적용한다. 또한, 응용이 참조하는 블록이 버퍼 캐쉬에 없어 새로운 버퍼 블록이 요구될 때, 응용별로 블록 참조 패턴에 따라 버퍼 예상 적중률을 분석하여 이를 기반으로 전체 버퍼 캐쉬의 적중률이 극대화되도록 해 주는 버퍼 할당 기법을 제안한다. 이러한 모든 과정은 시스템 수준에서 자동으로 그리고 온라인으로 수행된다. 제시한 기법의 성능을 평가하기 위해 블록 참조 트레이스를 이용해 모의 실험을 수행하였다. 실험 결과 제시한 기법은 적은 오버헤드로 기존의 블록 교체 기법들보다 캐쉬 블록의 적중률을 크게 향상시켜 주었다.

• 한국차세대컴퓨팅학회논문지
• /
• 제14권5호
• /
• pp.40-52
• /
• 2018

플래시 기반의 SSD(solid state drive)를 HDD(hard disk drive)의 2차 캐시로 사용하는 기술이 많이 연구되었다. SSD를 이용한 캐시에 대한 캐시 교체 정책 및 관리에 관한 연구뿐만 아니라 프리페칭 연구도 필요하게 되었다. 본 논문은 SSD를 스토리지급 캐시로 사용하는 시스템을 위한 프리페칭 기술을 제시한다. 이 프리페칭 기술은 스토리지급 크기의 캐시에 맞게 대규모의 프리페칭이며, 단기적인 프리페칭은 1차 캐시인 주메모리에서 수행되므로 장기적 스케줄링을 기반한 프리페칭이며, 기존 프리페칭은 읽기만을 고려하였지만, 지속 가능한 SSD 캐시를 위해 쓰기 요청도 고려한 프리페칭이다. 어떤 사용자의 14일간의 입출력에서, 64GB 용량의 SSD에 프리페칭 용량이 4GiB일 때에, 2.3%에서 17.8%의 캐시 적중률 향상을 보였다. 본 기술은 구현이 간단하여 스토리지급 캐시 시스템에 쉽게 적용할 수 있다.

• 전기학회논문지
• /
• 제57권1호
• /
• pp.128-136
• /
• 2008

In this paper, we propose a new cache structure for effective error correction of soft error. We added check bit and SEEB(soft error evaluation block) to evaluate the status of cache line. The SEEB stores result of parity check into the two-bit shit register and set the check bit to '1' when parity check fails twice in the same cache line. In this case the line where parity check fails twice is treated as a vulnerable to soft error. When the data is filled into the cache, the new replacement algorithm is suggested that it can only use the valid block determined by SEEB. This structure prohibits the vulnerable line from being used and contributes to efficient use of cache by the reuse of line where parity check fails only once can be reused. We tried to minimize the side effect of the proposed cache and the experimental results, using SPEC2000 benchmark, showed 3% degradation in hit rate, 15% timing overhead because of parity logic and 2.7% area overhead. But it can be considered as trivial for SEEB because almost tolerant design inevitably adopt this parity method even if there are some overhead. And if only parity logic is used then it can have $5%{\sim}10%$ advantage than ECC logic. By using this proposed cache, the system will be protected from the threat of soft error in cache and the hit rate can be maintained to the level without soft error in the cache.

• 정보처리학회논문지A
• /
• 제13A권2호
• /
• pp.101-110
• /
• 2006

대용량의 데이터 처리가 요구되는 내장형 시스템에서 메모리의 비중은 아주 중요하며, 특히 제한적인 메모리를 최적으로 이용하기 위하여 응용의 특성을 활용하는 온칩(on-chip) 메모리 구조의 설계가 필요하다. 본 논문에서는 멀티미디어 응용을 위한 내장형 시스템에서 저전력을 위하여 작은 용량으로 설계되었으나 우수한 성능을 보이는 데이터 캐쉬(data cache)가 제안된다. 제안되는 캐쉬는 컴파일러의 도움 없이 구조적인 특징과 간단한 동작 메커니즘만을 이용하여 해당 응용의 데이터 지역성(data locality)을 효과적으로 반영할 수 있도록 작은 블록 크기를 지원하는 4KB 용량의 직접사상 캐쉬(direct-mapped cache)와 큰 블록을 지원하는 1KB 용량의 완전연관 버퍼(fully-associative buffer)로 구성되어 진다. 전체 5KB의 작은 캐쉬 용량으로 인한 성능 저하를 보완하기 위하여 멀티미디어 응용의 알고리즘 특성을 기반으로 응용 적응적인 다중 블록 선인출(adaptive multi-block prefetching) 기법과 효과적 블록 필터링(effective block filtering) 기법이 제안되었다 시뮬레이션 결과에 따르면 제안된 5KB 캐쉬는 기존의 16KB 4-way 집합연관 캐쉬와 동등한 성능을 보이면서 소비 전력 면에서는 40% 이상의 감소를 보이고 있다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제11권5호
• /
• pp.393-400
• /
• 2005

XML의 등장에 따라 기존에 서로 상이한 응용에 의해 처리되어 질의 처리가 어려웠던 많은 정보들이 XML로 새롭게 기술되어 정보들과 정보들 사이의 연관정보에 대한 질의 처리가 가능하게 되었다. 조선 정보 관리 시스템을 개발하여 운영한 결과, 기존의 응용들로써는 어려웠던 다양한 질의 처리가 가능하게 되었는데 하나의 선박을 구성하는 커다란 XML 문서를 XDBox에 넣어 처리함에 있어 여러 가지 비효율적인 부분이 들어나게 되었다. 이러한 비효율성을 개선하기 위해서 빠른 질의처리를 위한 XML 프록시 캐쉬 시스템을 도입하게 되었다. 본 논문에서는 작업 흐름을 기술하고 있는 문서에서는 실제 작업에 따라 문서에 대한 갱신이 일어나기 때문에 갱신의 지역편중성이라는 특징을 고려하여 갱신블럭을 유지하는 방법으로 보다 효율적인 XML 프록시 캐쉬 시스템을 제안하였다.