• 전자공학회논문지
• /
• 제52권9호
• /
• pp.28-35
• /
• 2015

본 논문은 클럭 게이팅 구동신호를 이용한 전력 모델링 방법에서 회로에서 나타나지 않는 잉여 전력 상태를 확인함으로써 전력 상태 수를 줄이는 방법을 제안한다. 회로에 나타나지 않는 전력 상태를 확인하기 위해 함수적 종속성과 구조적 종속성을 확인한다. 본 논문에서는 2개의 클럭 게이팅 구동신호 간에 나타나는 함수적 종속성 중 동치 관계, 역관계, 포함 관계만을 다룬다. 구조적 종속성은 클럭 게이팅 셀의 위치적 특성에 의한 종속성을 의미한다. 두 종속성으로 발견한 관계를 이용해 전력상태의 수를 줄였으며, 감소 후 남은 전력 상태수를 세기위해 이진결정다이어그램을 사용하였다. 함수적 종속성과 구조적 종속성을 이용해 전력 상태 수를 알고리즘 적용 전 대비 평균 59%까지 감소시켰다.

• 한국전산구조공학회논문집
• /
• 제26권4호
• /
• pp.275-281
• /
• 2013

본 논문에서는 유전알고리즘을 사용하여 철근콘크리트 구조물의 최적 지진설계를 효율적으로 수행하기 위해 클러스터를 사용하는 경우 확장성을 확인하였다. 클러스터를 구성하는 코어프로세서의 개수를 증가시키면서 유전알고리즘의 각 세대에 소요되는 시간의 감소를 관찰하였다. 단일 퍼스널 컴퓨터의 구성을 분류한 후, wall-clock time과 암달의 법칙으로 예상된 값을 비교하여 예상되었던 병목현상을 확인하였다. 이에 클러스터의 확장성에서 복합적인 요인에 의한 경향을 확인할 수 있었다. 병목현상의 물리적인 요인과 알고리즘 측면에서의 요인을 구분하기 위해 유전알고리즘의 개채수를 나누어 실험을 수행하여 결과를 확인하였다.

• 전자공학회논문지S
• /
• 제36S권1호
• /
• pp.1-8
• /
• 1999

종합 서비스망에서, 트랙픽을 발생시키는 각각의 플로우에 대하여 QoS(Quality of Service)를 적절하게 제공하기위해서는 호스트와 라우터에 자원 예약뿐만 아니라 효율적인 트랙픽 스케쥴링이 채택되어야 한다. 본 논문에서는 가상시간이 선형적으로 증가하는 새로운 페어 큐잉 알고리즘에 제안한다. 본 논문에서 제안된 알고리즘은 각 플로우에 대하여 기존의 SCFQ(Self-Clocked Fair Queneing) 알고리즘과 유사한 구현 복잡성을 갖으면서 더 감소된 최대 지연와 평균 지연시간을 제공하고 공평성 측면에서도 개선됨을 보여준다. 또한 자신에게 할당된 대역폭보다 더 많은 트랙픽을 발생시키는 플로우에 의해 다른 플로우는 영향을 받지 않도록하는 독립성 특성 또한 SCFQ보다 더 좋은 성능을 보인다. 본 논문에서는 제안된 알고리즘에 대한 공평성을 증명했고, 최대지연과 평균지연시간에 대한 시뮬레이션 결과를 나타냈다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 1998년도 가을 학술발표논문집 Vol.25 No.2 (3)
• /
• pp.68-70
• /
• 1998

본 논문에서는 클록들을 주기적으로 동기화하는 분산 실시간 시스템에서 주어진 태스크의 시간 제약(timing constraint)을 변환시는 구가지 기법을 제안한다. 전형적인 이산 클록 동기화(discrete clock synchronization)알고리즘은 클록의 값을 순간적으로 보정(correct)하여 클록의 시간이 불연속적으로 진행학 한다. 이러한 시간상의 불연속성은 태스크의 시작제한시간(release time)이나 종료시한(deadline)과 같은 이벤트를 잃어버리거나 다시 발생시키는 오류를 범하게 한다. 클록 시간의 불연속성을 피하기 위해 일반적으로 연속 클록 동기화(continuous clock synchronization) 기법이제안되었지만 소프트웨어적으로 구현되기에는 많은 오버헤드를 유발시키는 문제점이 있다. 이에 따라 연속 클록 동기화는 PLL (Phase-Locked Loop)을 이용한 별도의 하드웨어를 사용하는 것이 보통이다. 본 논문에서는 연속 클록 동기화 기법을 사용하는 대신, 태스크의 시간 제약을 동적으로 변환시키는 DCT (Dynamic Constraint Transformation) 기법을 제안하였다. DCT는 소프트웨어 으로 구현이 가능하여 새로운 하드웨어를 필요로 하지 않으며, 이를 통해 기존의 이산적으로 동기화된 시스템에서 클록 시간의 불연속성에 의한 문제점들을 해결할 수 있다. 또 다른 문제점으로서, 클록의 물리적인 특성으로 인해 동기화된 클록들이 상한된(bounded from the above)오차(skew)를 갖는다는 것이다. 이러한 오차는 지역 클록(local clock)에 대해 만족될 수 있는 임의의 실기간 제약 조건이 전역 클록(global clock)에 대해서는 만족되지 않을 수 있음을 의미한다. 본 논문에서는 이를 위해 먼저 두 가지의 스케줄링 가능성, 지역적 스케줄링 가능서(local schedulability)과 전역적 스케줄링 가능성(global schedulability)을 정의하고, 실시간 제약을 정적으로 변환시키는 SCT (Static Constraint Transformation)기법을 제안하였다. SCT를 통해 지역적으로 스케줄링 가능한 태스크는 전역적으로 스케줄링이 가능하므로, 단지 지역적 스케줄링 가능성만을 검사하면서 스케줄링 문제를 해결할 수 있도록 하였다.

• 한국항행학회논문지
• /
• 제18권5호
• /
• pp.429-436
• /
• 2014

본 논문에서는 의사위성과 GPS 위성 사이의 시각동기를 위한 세가지 동기 방안을 제안하고 시각동기 기법의 성능 분석에 필요한 의사위성 시각동기 오차요소에 대해 분석한다. 제시한 세가지 시각동기 방안으로는 의사위성 시각동기 스테이션 구축 방안, UTC(KRIS)의 시각정보원을 활용한 의사위성 시각동기 방안, GPS 시각용 수신기를 활용한 시각동기 방안이 있다. 또한 제안한 의사위성 시각동기 방안의 성능평가를 위한 시뮬레이션 구성을 위해 의사위성 시각동기 방안의 오차요소를 의사위성 및 기준 클럭의 오차, 전송선로에 의해 발생하는 오차, TIC에 의해 발생하는 오차, 클럭 동기 알고리즘에 의해 발생하는 오차로 구분하고 각 오차 요소를 분석하였다.

• 한국통신학회논문지
• /
• 제38B권7호
• /
• pp.564-571
• /
• 2013

최근 무선 네트워크 기술이 많이 발전됨에 따라 많은 단말과 애플리케이션들은 무선 네트워크를 기반으로 연구되고 있다. 무선 네트워크는 유선 네트워크에 비해 편의성, 유동성, 확장성과 저렴한 가격으로 인하여 많이 사용되고 있지만, 안정성이 떨어지므로 실시간 제어시스템에서의 적용은 제한적이다. 무선 제어시스템에 있어서 가장 중요한 것은 클럭 동기화이다. 비록 기존 유선 네트워크와 무선 네트워크에서 많은 동기화 기법들이 제안 되었지만, 이러한 기법들은 무선 제어 시스템에 직접적으로 적용하기에는 부적절하다. 이에 본 논문에서는 무선 제어 시스템에서의 동기화 문제를 제기하고, 무선 네트워크의 특성들을 이용하여 클럭 동기화 기법을 제안하였다. 이와더불어 제안 알고리즘의 성능 분석을 위한 모의실험을 수행하였고, 기존 동기화 기법과 제안한 기법을 패킷 손실과 패킷 손실을 제외한 환경에서 비교 분석하였다.

• 대한전자공학회논문지TC
• /
• 제43권3호
• /
• pp.84-94
• /
• 2006

본 논문은 UWB (Ultra Wide Band) 시스템의 성능 개선을 위해서 Superframe 주기를 이용한 MAC(Medium Access Control) 계층 time slot 동기 알고리즘을 제안한다. Multi-band ORM Alliance (MBOA) 에서 제안한 UWB시스템에서는 Time Slot의 동기를 위해서 Medium Access Slot (MAS) 와 MAS사이의 guard time에 단말기들 간의 MAC 계층 주파수 오프셋으로 야기될 수 있는 시간 오차의 최대값인 MaxDrift를 더해주게 된다. MaxDrift를 더한 만큼 MAS에서 데이터를 전송할 수 있는 시간이 줄어들게 되므로 각각의 MAS에 MaxDrift를 더해주는 방식은 전체 시스템 성능의 저하를 가져오게 된다. 본 논문에서는 시스템의 성능을 높이고자 time slot동기를 guard time을 증가시키는 방식이 아닌, Superframe주기로 전송되는 연속된 Beacon Frame을 수신하여 주파수 오프셋 값을 estimation하여 보정해주는 방법을 제안한다. Piconet을 초기화시킨 Device는 내부 clock을 이용해서 Superframe주기로 Beacon을 전송을 하므로, Piconet에 접속하려는 단말기들은 연속된 Beacon을 수신하여 Piconet을 생성한 단말기의 MAC계층과 수신한 단말기와의 MAC계층 주파수 오프셋을 구할 수 있다. 각각의 수신 단말기에서 측정한 상대적 주파수 오프셋 값을 내부적으로 estimation한 각각의 MAS의 position에 가감시켜 Piconet을 생성한 단말기에서 estimation한 MAS position에 동기를 맞출 수 있다. 제안된 알고리즘을 통해서 단말기들 간의 최대 주파수 오프셋 값과 관계없이 MaxDrift로 인해서 낭비되는 시간을 각 MAS당 1clock 이내로 줄일 수 있다. 제안된 알고리즘을 하드웨어로 합성한 결과 390개의 Logic Cell이 소모되었으며, 시뮬레이션 결과 최대주파수 오프셋이 20ppm, 40ppm, 80ppm일 때 MAS당 오차범위가 main clock의 1clock이내였으며 기존의 방법에 비해서 각각 1%, 2%, 4%의 throughput이 향상되었다.

• 한국멀티미디어학회논문지
• /
• 제12권3호
• /
• pp.329-334
• /
• 2009

광 디스크를 재생하려면 광 신호를 아날로그 전기신호로 변환하는 광 픽업을 거치고 난 뒤 신호 간 간섭을 없애기 위해 아날로그적으로 등화를 하고, 등화된 아날로그 신호를 AD 변환하여 디지털적으로 동기화된 데이터와 클록을 추출해야 한다. BD와 같은 고용량의 광 디스크를 저속으로 재생하여 동기화된 데이터와 클록을 추출하는데 었어서 추출 데이터 BER을 최소화하는 알고리즘은 다양하게 개발되어 적용되고 있다. 그러나 고용량의 광 디스크를 고속으로 재생 할 때 저속에서 적용된 알고리즘을 동일한 혼성 데이터 PLL과 PRML 하드웨어 구조에 적용하려면 800MHz 이상의 신호 처리가 이루어져야 한다. 일반적으로 사용되는 0.13-${\mu}m$ CMOS 공정에서 기존 방식의 구조를 가지고 800MHz의 이상의 신호처리를 위해서는 고속으로 동작해야하는 아날로그 코어 등이 필요하고 많은 시간과 노력의 레이아웃이 수반되어야 하는 등의 문제점이 제기된다. 본 논문에서는 고용량 광 디스크의 최고 배속인 BD 8x까지 동작 가능한 데이터 및 클록 추출 회로로서 병렬 데이터 PLL 및 PRML 구조를 제안하였다. 제안한 구조를 가지고 실험한 결과 BD 8x 에 해당하는 속도에서 오류 없이 동작함을 확인하였다.

• 한국컴퓨터정보학회논문지
• /
• 제25권2호
• /
• pp.21-29
• /
• 2020

IT 산업 환경에서 모바일 데이터의 수요 증가로 인해 NAND 플래시 메모리의 사용이 지속적으로 증가하고 있다. 하지만, 플래시 메모리의 소거 동작은 긴 대기 시간과 높은 소비 전력을 요구하여 각 셀의 수명을 제한한다. 따라서 쓰기와 삭제 작업을 자주 수행하면 플래시 메모리의 성능과 수명이 단축된다. 이런 문제를 해결하기 위해 디스크 버퍼를 이용, 플래시 메모리에 할당되는 쓰기 및 지우기 연산을 감소시켜 플래시 메모리의 성능을 향상시키는 기술이 연구되고 있다. 본 논문에서는 쓰기 횟수를 최소화하기 위한 CPWL 기법을 제안한다. CPWL 기법은 버퍼 메모리 액세스 패턴에 따라 읽기 및 쓰기 페이지를 나누어 관리한다. 이렇게 나뉜 페이지를 정렬하여 쓰기 횟수를 줄이고 결과적으로 플래시 메모리의 수명을 늘리고 에너지 소비를 감소시킨다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2009년도 추계학술대회
• /
• pp.981-984
• /
• 2009

본 논문에서는 수정된 유클리드 알고리즘을 이용하여 RS(255,239) 복호기를 설계하였다. 설계된 복호기는 수정된 유클리드 알고리즘에서 차수를 계산하는 대신, 다항식의 차수를 state machine으로 표현한다. 수정된 유클리드 알고리즘을 이용하여 복잡도를 감소시킬 수 있고, 고속의 리드-솔로몬 복호기를 구현할 수 있다. Xilinx FPGA인 XC4VLX60을 타겟으로 ISE9.1i에서 합성한 결과 동작주파수가 77.4MHz이며, gate count가 39,759로 나타났다.