• 한국정보통신학회논문지
• /
• 제8권7호
• /
• pp.1442-1447
• /
• 2004

본 논문에서는 HDD나 LAN 둥에 응용하기 위하여 아날로그 신호와 디지털 신호를 동시에 처리하는 VLSI의 내장용 회로로 사용하기에 적합한 CMOS 6-비트 폴딩-인터폴레이팅 AD 변환기를 설계하였다. 고속 데이터 통신에 사용하기 위하여 VLSI에 내장되는 아날로그 회로는 작은 칩의 크기와 적은 소비전력, 빠른 데이터 처리속도를 필요로 한다. 제안한 폴딩-인터폴레이팅 AD 변환기는 서로 다른 원리로 동작하는 2 개의 폴더를 캐스케이드로 결합하여 전압비교기와 인터폴레이션 저항의 개수를 현저히 줄일 수 있으므로 내장형 AD 변환기의 설계에 많은 장점을 제공한다 설계 공정은 0.25${\mu}m$ double-poly 2 metal n-well CMOS 공정을 사용하였다. 모의실험결과 2.5V 전원전압을 인가하고 500MHz의 샘플링 주파수에서 27mW의 전력을 소비하였으며 INL과 DNL은 각각 $\pm$0.lLSB, $\pm$0.15LSB이고 SNDR은 10MHz 입력신호에서 42dB로 측정되었다.

• 한국통신학회논문지
• /
• 제33권5C호
• /
• pp.378-385
• /
• 2008

본 논문은 고속 임베디드 시스템에 사용하기 위해 CMOS AD 변환기(Analog-to-Digital Converter)를 설계하였다. 이 AD 변환기는 효율적인 구조로 설계하기 위하여 전압을 예측할 수 있는 플래시 AD 변환기와 자동 영을 기반으로 하여 설계된 비교기를 사용하였다. 이 구조의 변환속도는 기존의 플래시 AD 변환기와 거의 같지만 비교기와 연결된 회로가 줄어들었기 때문에 전체 회로의 크기를 크게 줄일 수 있었다. 이 ADC는 $0.25{\mu}m$ 디지털 CMOS 기술로 구현되었다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2000년도 제15차 학술회의논문집
• /
• pp.31-31
• /
• 2000

In this paper, Ive design and test the V/F converter for KSR-III INS using commertial INC, VFC110, AD652. The test result shows that performance of AD652 is better than that of VFC110. Through the calibration of V/F converter, we show that the designed V/F converter has a good performance and is usable for KSR-III.

• 대한전자공학회논문지SD
• /
• 제45권12호
• /
• pp.22-28
• /
• 2008

본 논문은 SOC 응용을 위한 효율적인 8비트 AD 변환기(Analog-to-Digital Converter)를 설계하였다. 이 구조는 2개의 수정된 4 비트 플래시 AD 변환기로 구성되었고, 그것은 기존의 플래시 AD 변환기 보다 더 효율적인 구조를 가지고 있다. 이것은 입력신호에 연결된 저항들의 일정 범위를 예측하고 초기 예측을 기반으로 입력신호에 가까운 위치를 정한다. 입력신호의 예측은 전압예측기에 의하여 가능하다. 4비트 해상도를 가진 경우 수정된 플래시 AD 변환기는 단지 6개의 비교기가 필요하다. 그러므로 8비트 AD 변환기는 12개의 비교기와 32개의 저항을 사용한다. 이 AD 변환기의 변환속도는 기존의 플래시 AD 변환기와 거의 같지만 비교기와 저항의 수가 줄어들기 때문에 다이의 면적의 소모를 현저하게 줄일 수 있다. 이것은 반 플래시 AD 변환기보다 더 적은 비교기를 사용한다, 본 논문에서 구현한 회로들은 LT SPICE 컴퓨터 소프트웨어 툴을 이용하여 시뮬레이션 하였다.

• 전기학회논문지
• /
• 제58권5호
• /
• pp.976-981
• /
• 2009

This paper proposed optimal design and microcontroller driver for driving the thin-type ultrasonic motor. To find the optimal size of the stator, motions of the motor were simulated using ATILA by changing length, width and thickness of the ceramics. Two sinusoidal waves which have 90 degree phase difference were needed for driving the thin-type motor. The thin-type ultrasonic motor driver was composed of microcontroller(Atmega128), push-pull inverter, encoder and AD-converter. Microcontroller generates four square waves which have variable frequency and 25[%] duty ratio in $20{\sim}150$[kHz]. The output signals of microcontroller were converted to sine wave and cosine wave by push-pull inverter and were applied to the thin-type ultrasonic motor. The encoder and AD-converter were used for maintaining speed of the thin-type ultrasonic motor. The AD-converter controlled DC voltage of inverter in accordance with output signal of encoder. Using the driver, characteristics of the motor as speed and torque were measured.

• 대한안전경영과학회지
• /
• 제17권3호
• /
• pp.363-370
• /
• 2015

In this paper, the control technique of the stepping motor using back electromotive force(B-EMF) without encoder is investigated. The stepping motor generally uses the rotary encoder to detect the rotor position. Since this method increases the cost and the motor configuration size, the new closed-loop control method applied for the B-EMF was implemented by using current detect circuit, AD-converter, and micro controller unit(MCU). The control loop of stepping motor became very simplified. The current change of stepping motor measured by the amplifier was measured and analyzed, when the missing step is occurred. Based on the data from current feedback, position errors were compensated and confirmed by using AD-converter.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2012년도 춘계학술대회
• /
• pp.220-223
• /
• 2012

현재 일반적으로 사용되는 Time Domain Sampling(아래 TDS) 방식의 SAW Device는 빠른 Data 처리를 할 수 있지만 그만큼의 빠른 sampling 속도를 요구하기 때문에 고속의 AD 컨버터가 필요하다. 이 고속의 AD 컨버터는 고가의 장비로 Device 제작에 부담이 되는 실정이다. 반면에 Frequency Domain Sampling(아래 FDS) 방식으로 구현된 SAW Device는 고속의 sampling을 요구하지 않기 때문에 고가의 고속 AD 컨버터가 필요하지 않다. 이렇게 느린 sampling 속도는 상대적으로 고속의 processing을 요구하게 되는데 이는 저가의 Embedded System만으로도 구현이 가능하기 때문에 가격대비 성능에서 효율이 훨씬 높다고 할 수 있다. 그럼에도 FDS 방식의 SAW sensor를 제작하는 것이 까다롭기 때문에 현재 구현된 FDS 방식의 SAW Device는 매우 드문 실정이다. 본 연구에서는 이 문제를 해결하기 위해 기존의 TDS용 SAW sensor를 그대로 이용한 FDS 방식의 SAW Device에 대해 설계 및 구현한다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2012년도 추계학술대회
• /
• pp.312-315
• /
• 2012

현재 일반적으로 사용되는 Time Domain Sampling(아래 TDS) 방식의 SAW Device는 빠른 Data 처리를 할 수 있지만 그만큼의 빠른 sampling 속도를 요구하기 때문에 고속의 AD 컨버터가 필요하다. 이 고속의 AD 컨버터는 고가의 장비로 Device 제작에 부담이 되는 실정이다. 반면에 Frequency Domain Sampling(아래 FDS) 방식으로 구현된 SAW Device는 고속의 sampling을 요구하지 않기 때문에 고가의 고속 AD 컨버터가 필요하지 않다. 이렇게 느린 sampling 속도는 상대적으로 고속의 processing을 요구하게 되는데 이는 저가의 Embedded System만으로도 구현이 가능하기 때문에 가격대비 성능에서 효율이 훨씬 높다고 할 수 있다. 그럼에도 FDS 방식의 SAW sensor를 제작하는 것이 까다롭기 때문에 현재 구현된 FDS 방식의 SAW Device는 매우 드문 실정이다. 본 연구에서는 이 문제를 해결하기 위해 기존의 TDS용 SAW sensor를 그대로 이용한 FDS 방식의 SAW Device에 대해 설계 및 구현한다.

• 전기전자학회논문지
• /
• 제23권2호
• /
• pp.636-641
• /
• 2019

저항형 센서 브리지들을 인터페이싱 하기 위한 간단한 저항 편차-시간 주기 변환기를 제안한다. 제안된 변환기는 두 개의 2세대 전류 컨베이어(current conveyor II: CCII)로 구성된다. 제안된 변환기는 연산 증폭기 또는 연산 트랜스컨덕턴스 증폭기(OTA)로 구성되는 기존의 변환기들보다 회로 구성이 간단하다는 장점을 가진다. 제안된 변환기를 AD844로 구현한 CCII를 이용하여 PSPICE 시뮬레이션을 진행하였다. 실험 결과는, 변환기가 $100{\sim}500{\Omega}$의 저항 편차 범위에 걸쳐서 $0.01934ms/{\Omega}$의 변환 감도를 가지며 선형 오차는 ${\pm}0.002%$ 이내라는 것을 보여준다.

• 한국정보통신학회논문지
• /
• 제8권4호
• /
• pp.826-832
• /
• 2004

본 논문에서는 VLSI의 내장 회로로 사용하기에 적합한 CMOS 8 비트 폴딩-인터폴레이팅 AD 변환기를 설계하였다. 폴딩 AD 변환기의 비선형성을 개선하기 위하여 입력신호의 폴딩-인터폴레이팅에 의한 신호처리가 차례로 2 번 반복되는 2 단 구조를 사용하였다. 이 구조에서는 2 번째 폴딩 회로로서 트랜지스터 차동쌍을 이용한다. 2 단 폴딩 ADC는 디지틸 출력을 얻기 위한 전압비교기와 저항의 개수를 현저히 줄일 수 있으므로 칩 면적, 소비전력, 동작속도 둥에서 많은 장점을 제공한다. 설계공정은 0.25$\mu$m double-poly 2 metal n-well CMOS 공정을 사용하였다. 모의실험결과 2.5V 전원 전압을 인가하고 250MHz의 샘플링 주파수에서 45mW의 전력을 소비하였으며 INL과 DNL은 각 각 $\pm$0.2LSB, SNDR은 10MHz 입력신호에서 45dB로 측정되었다.