• 대한전자공학회논문지SD
• /
• 제46권3호
• /
• pp.60-68
• /
• 2009

본 논문에서는 HDTV와 같이 고해상도 및 고속의 동작을 동시에 요구하는 고화질 영상시스템 응용을 위한 10비트 200MS/s 65nm CMOS ADC를 제안한다. 제안하는 ADC는 고속 동작에서 저 전력 소면적 구현에 적합한 4단 파이프라인 구조를 기반으로 설계되었으며, 입력단 SHA 회로에서는 1.2V의 낮은 단일 전원 전압에서도 높은 입력 신호를 처리하기 위해 4개의 커패시터를 기반으로 설계하여 $1.4V_{p-p}$의 입력 신호를 ADC 내부 회로에서는 $1.0V_{p-p}$으로 낮추어 사용할 수 있도록 하였다. 또한 높은 전압이득을 갖는 증폭기를 필요로 하는 SHA와 MDAC1은 출력 임피던스가 감소하는 65nm CMOS 공정의 제약 사항을 극복하기 위해 통상적인 2단 증폭기 대신 3단 증폭기 구조를 기반으로 설계하였으며 200MS/s 높은 동작 속도를 고려하여 RNMC 및 multipath 주파수 보상기법을 추가하여 설계하였다. 전력 소모 최소화를 위해 스위치 기반의 바이어스 전력최소화 기법을 sub-ranging flash ADC에 적용하였고, 기준 전류 및 전압 발생기를 온-칩으로 집적하는 동시에 외부에서도 인가할 수 있도록 하여 시스템 응용에 따라 선택적으로 사용할 수 있도록 하였다. 제안하는 시제품 ADC는 65nm CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 10비트 해상도에서 각각 최대 0.19LSB, 0.61LSB 수준을 보이며, 동적 성능으로는 150MS/s와 200MS/s의 동작 속도에서 각각 54.4dB, 52.4dB의 SNDR과 72.9dB 64.8dB의 SFDR을 보여준다. 시제품 ADC의 칩 면적은 $0.76mm^2$이며, 1.2V 전원 전압과 200MS/s의 동작 속도에서 75.6mW의 전력을 소모한다.

• Mass Spectrometry Letters
• /
• 제9권1호
• /
• pp.37-40
• /
• 2018

Farinomalein is a maleimide-bearing compound well known for its anti-fungal activity. In the present study, synthesis of farinomalein is achieved via Stobbe condensation followed by Haval-Argade contrathermodynamic rearrangement. Kinetically driven Stobbe condensation followed by condensation with beta-alanine reveals formation of two isomers of farinomalein. This article describes application of LC-MS/MS in structure elucidation of farinomalein 1 and its isomers 2 and 3 encountered in its synthesis. The proposed distinct fragmentation pathway is supported by rational organic reaction mechanism. These fragmentation pathways are significant for analytical method development of farinomalein in near future. The structures of farinomalein 1 and its isomers 2 and 3 have been assigned undisputedly.

• Journal of Plant Biotechnology
• /
• 제6권1호
• /
• pp.55-61
• /
• 2004

Callus induction and somatic embryogenesis are fundamental to cotton tissue culture biotechnology. An efficient protocol for callus induction, somatic embryogenesis and their maturation have been developed to regenerate plantlets from cotton (Gossypium hirsutum L.) variety coker 312. Embryogenic callus was initiated from hypo-cotyl region that was used as an explant at seedling stage when it was about 7-8 days old. Callus induction was achieved through culturing hypocotyls (5-7mm) on $MS_{1a} medium supplemented with 2,4-D (0.1 mg/L) and KT (0.5 mg/L) for six weeks. A friable, colorless, bulky and well proliferating callus becomes greenish with the addition of NAA (2.0 mg/L), ZT (0.1 mg/L) and removal of 2,4-D (M $S_{1b}$) cultured for two weeks then again transferred to $MS_{1a}. 2,4-dichlorophenoxyacetic acid (2,4-D) promoted the proliferation of embryogenic callus, but had a negative effect on the differentiation and germination of somatic embryos. ZT (0.1mg/L) and activated charcoal (2g/L), both hormones play an important role in differentiation and germination of somatic embryos in hypocotyls derived embryogenic callus but in case of cotton, such a capability have been observed on MS medium with 1.92 g/L $KNO_3$, but it is considered to attain somewhat more improvement. High embryogenesis frequency was achieved through nutrient deficient stress treatment. The frequency of globular embryogenesis (two-three folds) was achieved when well proliferating callus was (from $MS_{1a}$ media) cultured on MS (1/5 strength) medium for four weeks. Here the development of anthocyanins is the best indicator for somatic embryogenesis. However, when embryoid callus was cultured on MS (full strength) medium, the globular embryos were developed into normal plantlets immediately. In this procedure 27.49% cotyledenary embryos were developed. Of that 70% cotyledenary embryos were developed not only into normal plantlets but rooted simultaneously, when cultured on MS (with 0.05 mgg/L giberrelic acid) medium. So complete plants could be regenerated through somatic embryogenesis from hypocotyl explants within 6 months.s.

• 대한전자공학회논문지SD
• /
• 제47권5호
• /
• pp.16-23
• /
• 2010

본 논문에서는 무선통신시스템의 수신단에 적용될 수 있는 6비트 250MS/s 플래쉬 A/D 변환기를 설계하였다. 제안하는 플래쉬 A/D 변환기는 기준 저항열에 입력전압범위 감지회로를 사용하여 비교기에서 소모하는 동적소비전력을 최소화 되게 설계하였다. 기존 플래시 A/D 변환기보다 아날로그단 소비전력은 4.3% 증가한 반면에, 디지털단 소비전력은 1/7로 감소하여 전체 소비전력은 1/2 정도로 감소하였다. 설계된 A/D 변환기는$0.18{\mu}m$ CMOS 1-poly 6-metal 공정으로 제작되었으며 측정 결과 입력 범위 0.8Vpp, 1.8V의 전원 전압에서 106mW의 전력소모를 나타내었다. 250MS/s의 변환속도와 30.27MHz의 입력주파수에서 4.1비트의 유효비트수를 나타내었다.

• 한국재난정보학회:학술대회논문집
• /
• 한국재난정보학회 2022년 정기학술대회 논문집
• /
• pp.203-204
• /
• 2022

본 논문에서는 공공기관에서 안전보건경영시스템으로 KOSHA-MS를 구축하여 유지하고 있습니다. 2022년 1월 27일 시행된 중대재해처벌법에 대한 준비와 대책을 수립하고 있으며, 공공기관 안전활동 수준평가, 공공기관 안전관리등급제 등 여러 평가를 받고 있습니다. 이에 안전보건경영시스템(KOSHA-MS) 규정에 중대재해처벌법과 관련법규의 연계와 공공기관 안전활동 수준평가, 공공기관 안전관리등급제까지 연계 방안을 연구하였다.

• 대한전자공학회논문지SD
• /
• 제43권5호
• /
• pp.54-63
• /
• 2006

본 논문에서는 4세대 이동 통신 시스템에서 요구되는 사양을 위해, 해상도, 동작속도, 칩 면적 및 소모 전력을 최적화한 14b 100MS/s 0.18um CMOS ADC를 제안한다. 제안하는 ADC는 동작 모델 시뮬레이션을 통해 최적화된 구조를 분석 및 검증하여 3단 파이프라인 구조로 설계하였으며, Nyquist 입력에서도 14 비트 수준의 유효비트 수를 가지는 광대역 저잡음 SHA 회로를 기반으로 하고, MDAC에 사용되는 커패시터의 소자 부정합에 의한 영향을 최소화하기 위하여 3차원 완전 대칭 구조를 갖는 레이아웃 기법을 적용하였다. 또한, 100MS/s의 동작 속도에서 6 비트의 해상도와 소면적을 필요로 하는 최종단의 flash ADC는 오픈 루프 오프셋 샘플링 및 인터폴레이션 기법을 사용하였다. 제안하는 시제품 ADC는 SMIC 0.18um CMOS 공정으로 제작되었으며, 측정된 DNL과 INL은 14비트 해상도에서 각각 1.03LSB, 5.47LSB 수준을 보이며, 100MS/s의 샘플링 속도에서 SNDR 및 SFDR이 각각 59dB, 72dB의 동적 성능을 보여준다. 시제품 ADC의 칩 면적은 $3.4mm^2$이며 소모 전력은 1.8V 전원전압에서 145mW이다.

• 대한전자공학회논문지SD
• /
• 제43권11호
• /
• pp.37-47
• /
• 2006

본 논문에서는 Digital Video Broadcasting (DVB), Digital Audio Broadcasting (DAB) 및 Digital Multimedia Broadcasting (DMB) 등과 같이 저전압, 저전력 및 소면적을 동시에 요구하는 고성능 무선 통신 시스템을 위한 10b 25MS/s $0.8mm^2$ 4.8mW 0.13um CMOS A/D 변환기 (ADC)를 제안한다. 제안하는 ADC는 요구되는 해상도 및 속도 사양을 만족시키면서 동시에 면적 및 전력 소모를 최소화하기 위해 2단 파이프라인 구조를 사용하였으며, 스위치 기반의 바이어스 전력 최소화 기법(switched-bias power reduction technique)을 적용하여 전체 전력 소모를 최소화하였다. 입력단 샘플-앤-홀드 증폭기는 낮은 문턱전압을 가진 트랜지스터로 구성된 CMOS 샘플링 스위치를 사용하여 10비트 이상의 해상도를 유지하면서, Nyquist rate의 4배 이상인 60MHz의 높은 입력 신호 대역폭을 얻었으며, 전력소모를 최소화하기 위해 1단 증폭기를 사용하였다. 또한, Multiplying D/A 변환기의 커패시터 열에는 소자 부정합에 의한 영향을 최소화하기 위해서 인접신호에 덜 민감한 3차원 완전 대칭 구조의 커패시터 레이아웃 기법을 제안하며, 기준 전류 및 전압 발생기는 온-칩으로 집적하여 잡음을 최소화하면서 필요시 선택적으로 다른 크기의 기준 전압을 외부에서 인가할 수 있도록 설계하였다. 또한, 다운 샘플링 클록 신호를 사용하여 바이어스 전류를 제어함으로써 10비트의 해상도에서 응용 분야에 따라서 25MS/s 뿐만 아니라 10MS/s의 동작 속도에서 더 낮은 전력 사용이 가능하도록 하였다. 제안하는 시제품 ADC는 0.13um 1P8M CMOS 공정으로 제작되었으며 측정된 최대 DNL 및 INL은 각각 0.42LSB 및 0.91LSB 수준을 보인다. 또한, 25MS/s 및 10MS/s의 동작 속도에서 최대 SNDR 및 SFDR이 각각 56dB, 65dB이고, 전력 소모는 1.2V 전원 전압에서 각각 4.8mW, 2.4mW이며 제작된 ADC의 칩 면적은 $0.8mm^2$이다.

• 농업생명과학연구
• /
• 제44권6호
• /
• pp.39-44
• /
• 2010

An efficient method for the rapid propagation of Smilax china from axillary buds was established. Plants with thick leafage were selected from Korea native S. china population. Axillary buds of S. china collected from selected plant and were cultured in various culture media (2MS, MS, 1/2MS, WPM, B5 and SH medium). Shoot was induced from axillary bud on MS basal medium after 4 weeks of culture. 1/2MS medium showed a higher growth rate than those of the others, while the lowest shoot growth was obtained in 2MS medium. Among the sucrose concentrations, 5% sucrose was the optimum level for shoots growth from axillay buds. Among cytokinins, $0.5mgL^{-1}$ 6-benzylaminopurine (BAP) treatment showed the best performance on shoot multiplication, yielding average shoot multiplication forming about 2.4. Rooting was induced directly near the base of the shoot on 1/2MS medium containing with three-auxins ${\alpha}-napthalene$ acetic acid (NAA), indole acetic acid (IAA) and ${\beta}-indolebutyric$ acid (IBA) (0.5 and $1.0mgL^{-1}$). The $1.0mgL^{-1}$ IBA treatments induced earliest rooting with maximum of root number and root growth. These rooted plantlets were successfully transferred to pots for 4 weeks hardening process, and were transferred to soil with above 90% survival rate.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 하계종합학술대회 논문집(2)
• /
• pp.133-136
• /
• 2002

This paper discusses the design of a sample-and -hold amplifier(SHA) that has a 12-bit resolution with a 100 MS/s speed. The sample-and-hold amplifier uses the open-loop architecture with hold-mode feedthrough cancellation for high accuracy and high sampling speed. The designed SHA is composed of input buffer, sampling switch, and output buffer with additional amplifier for offset cancellation Hard Ware. The input buffer is implemented with folded-cascode type operational transconductance Amplifier(OTA), and sampling switch is implemented with switched source follower(SSF). A spurious free dynamic range (SFDR) of this circuit is 72.6 dB al 100 MS/s. Input signal dynamic range is 1 Vpp differential. Power consumption is 65 ㎽.

• 전기전자학회논문지
• /
• 제25권2호
• /
• pp.302-308
• /
• 2021

본 논문에서는 영상 처리용 12-비트의 10-MS/s 파이프라인 아날로그-디지털 변환기(ADC: analog-to-digital converter)가 제안된다. 제안된 ADC는 샘플-홀드 증폭기, 3개의 stage, 3-비트 플래시 ADC, 그리고 digital error corrector로 구성된다. 각 stage는 4-비트 flash ADC와 multiplying digital-to-analog ADC로 구성된다. 고해상도의 ADC를 위해 제안된 샘플-홀드 증폭기는 gain boosting을 이용하여 전압 이득을 증가시킨다. 제안된 파이프라인 ADC는 1.8V 공급전압을 사용하는 180nm CMOS 공정에서 설계되었고 차동 1V 전압을 가지는 1MHz 사인파 아날로그 입력신호에 대해 10.52-비트의 유효 비트를 가진다. 또한, 약 5MHz의 나이퀴스트 사인파 입력에 대해 측정된 유효비트는 10.12 비트이다.