• 제목/요약/키워드: 항복 전압

검색결과 221건 처리시간 0.023초

Ga2O3와 4H-SiC Vertical DMOSFET 성능 비교 (Performance Comparison of Vertical DMOSFETs in Ga2O3 and 4H-SiC)

  • 정의석;김영재;구상모
    • 전기전자학회논문지
    • /
    • 제22권1호
    • /
    • pp.180-184
    • /
    • 2018
  • 산화갈륨 ($Ga_2O_3$)과 탄화규소 (SiC)는 넓은 밴드 갭 ($Ga_2O_3-4.8{\sim}4.9eV$, SiC-3.3 eV)과 높은 임계전압을 갖는 물질로서 높은 항복 전압을 허용한다. 수직 DMOSFET 수평구조에 비해 높은 항복전압 특성을 갖기 때문에 고전압 전력소자에 많이 적용되는 구조이다. 본 연구에서는 2차원 소자 시뮬레이션 (2D-Simulation)을 사용하여 $Ga_2O_3$와 4H-SiC 수직 DMOSFET의 구조를 설계하였으며, 항복전압과 저항이 갖는 trade-off에 관한 파라미터를 분석하여 최적화 설계하였다. 그 결과, 제안된 4H-SiC와 $Ga_2O_3$ 수직 DMOSFET구조는 각각 ~1380 V 및 ~1420 V의 항복 전압을 가지며, 낮은 게이트 전압에서의 $Ga_2O_3-DMOSFET$이 보다 낮은 온-저항을 갖고 있지만, 게이트 전압이 높으면 4H-SiC-DMOSFET가 보다 낮은 온-저항을 갖을 수 있음을 확인하였다. 따라서 적절한 구조와 gate 전압 rating에 따라 소자 구조 및 gate dielectric등에 대한 심화 연구가 요구될 것으로 판단된다.

Al-nSi 쇼트키 다이오드의 접합면 주위의 얇은 계단형 산화막 구조가 항복 전압에 미치는 영향 (The Effect of thin Stepped Oside Structure Along Contact Edge on the Breakdown Voltage of Al-nSi Schottky Diode)

  • 장지근;김봉렬
    • 대한전자공학회논문지
    • /
    • 제20권3호
    • /
    • pp.33-39
    • /
    • 1983
  • 종래의 쇼트키 다이오드들이 가지는 금속중첩 및 P보호환 구조와 비교하여 금속-반도체 접합면 가장자리에 얇은 계단형 산화막(약1000Å) 구조를 갖는 새로운 소자들을 설계 제작하였다. 별은 계단형 산화막의 형성은 T.C.E. 산화공정으로 처리하였으며 이러한 새로운 소자들의 항복현상을 비교 검토하기 위하여 이들과 함께 동일한 소자 크기를 갖는 종래의 금속 중첩 쇼트키 다이오드와 P보호환 쇼트키 다이오드를 같은 폐이퍼상에 집적시켰고 항복전압에 대한 측정을 통해 고찰해 본 결과 금속-반도체 접합면 가장자리에 얇은 계단형 산화막 구조를 갖는 소자들은 종래의 쇼트키 다이오드들에 비해 항복현상에 있어서 월등한 개선을 보여 주는 것으로 나타났다.

  • PDF

플로팅 금속 가드링 구조를 이용한 Ga2O3 쇼트키 장벽 다이오드의 항복 특성 개선 연구 (Improved breakdown characteristics of Ga2O3 Schottky barrier diode using floating metal guard ring structure)

  • 최준행;차호영
    • 전기전자학회논문지
    • /
    • 제23권1호
    • /
    • pp.193-199
    • /
    • 2019
  • 본 연구에서는 TCAD 시뮬레이션을 사용하여 산화갈륨 ($Ga_2O_3$) 기반 수직형 쇼트키 장벽 다이오드 고전압 스위칭 소자의 항복전압 특성을 개선하기 위한 가드링 구조를 이온 주입이 필요 없는 간단한 플로팅 금속 구조를 활용하여 제안하였다. 가드링 구조를 도입하여 양극 모서리에 집중되던 전계를 감소시켜 항복전압 성능 개선을 확인하였으며, 이때 금속 가드링의 폭과 간격 및 개수에 따른 항복전압 특성 분석을 전류-전압 특성과 내부 전계 및 포텐셜 분포를 함께 분석하여 최적화를 수행하였다. N형 전자 전송층의 도핑농도가 $5{\times}10^{16}cm^{-3}$이고 두께가 $5{\mu}m$인 구조에 대하여 $1.5{\mu}m$ 폭의 금속 가드링을 $0.2{\mu}m$로 5개 배치하였을 경우 항복전압 2000 V를 얻었으며 이는 가드링 없는 구조에서 얻은 940 V 대비 두 배 이상 향상된 결과이며 온저항 특성의 저하는 없는 것으로 확인되었다. 본 연구에서 활용한 플로팅 금속 가드링 구조는 추가적인 공정단계 없이 소자의 특성을 향상시킬 수 있는 매우 활용도가 높은 기술로 기대된다.

Trapezoid mesa와 Half Sidewall Technique을 이용한 4H-SiC Trench MOS Barrier Schottky(TMBS) Rectifier (A 4H-SiC Trench MOS Barrier Schottky (TMBS) Rectifier using the trapezoid mesa and the upper half of sidewall)

  • 김병수;김광수
    • 전기전자학회논문지
    • /
    • 제17권4호
    • /
    • pp.428-433
    • /
    • 2013
  • 본 논문에서는 전력반도체 소자의 재료로써 주목받고 있는 탄화규소 기반의 Trench MOS Barrier Schottky(TMBS)의 순방향 및 역방향 특성을 개선시키기 위한 구조를 제안한다. 순방향 전압강하와 역방향 항복전압을 개선시키기 위하여 사다리꼴 mesa 구조와 trench sidewall의 길이를 조절하는 기법을 사용하는 4H-SiC TMBS 정류기를 제안하고 있다. 제안된 구조는 사다리꼴 mesa 구조를 적용하여 trench sidewall에 경사를 줌으로써 1508V의 역방향 항복전압을 얻었다. 이것은 기존의 4H-SiC TMBS 정류기에 비하여 역방향 항복전압을 11% 개선시켰음을 나타낸다. 또한 trench sidewall 상단의 길이를 조절하여 순방향 전류 $200A/cm^2$에 대하여 12% 감소된 1.6V의 순방향 전압강하를 얻었다. 제안된 소자는 Silvaco사의 T-CAD를 사용하여 전기적 특성을 분석하였다.

소자 레이아웃이 n-채널 MuGFET의 특성에 미치는 영향 (Effects of Device Layout On The Performances of N-channel MuGFET)

  • 이승민;김진영;유종근;박종태
    • 대한전자공학회논문지SD
    • /
    • 제49권1호
    • /
    • pp.8-14
    • /
    • 2012
  • 전체 채널 폭은 같지만 핀 수와 핀 폭이 다른 n-채널 MuGFET의 특성을 측정 비교 분석하였다. 사용된 소자는 Pi-gate 구조의 MuGFET이며 핀 수가 16이며 핀 폭이 55nm인 소자와 핀 수가 14이며 핀 폭이 80nm인 2 종류의 소자이다. 측정 소자성능은 문턱전압, 이동도, 문턱전압 roll-off, DIBL, inverse subthreshold slope, PBTI, hot carrier 소자열화 및 드레인 항복전압 이다. 측정 결과 핀 폭이 작으며 핀 수가 많은 소자의 단채널 현상이 우수한 것을 알 수 있었다. PBTI에 의한 소자열화는 핀 수가 많은 소자가 심하며 hot carrier에 의한 소자열화는 비슷한 것을 알 수 있었다. 그리고 드레인 항복 전압은 핀 폭이 작고 핀 수가 많은 소자가 높은 것을 알 수 있었다. 단채널 현상과 소자열화 및 드레인 항복전압 특성을 고려하면 MuGFET소자 설계 시 핀 폭을 작게 핀 수를 많게 하는 것이 바람직하다.

Super Junction IGBT 필러 내부 Trench SiO2성장에 따른 전기적 특성에 관한 연구 (A Study on the Electrical Characteristics according to Growth of Trench SiO2 Inside Super Junction IGBT Pillar)

  • 이건희;안병섭;강이구
    • 전기전자학회논문지
    • /
    • 제25권2호
    • /
    • pp.344-349
    • /
    • 2021
  • Super Junction구조는 항복전압과 온-상태 전압강하의 트레이드-오프 특성을 개선하고자 제안된 구조이다. 본 논문은 Super Junction IGBT P-Pillar 내부 영역에 Trench SiO2를 성장시킨 구조를 제안한다. Super Junction구조에 인가되는 전계를 3D로 관찰 시 P-Pillar 내부에 전계가 인가되지 않는 영역을 확인하였다. Pillar영역의 부분저항은 각 Pillar의 크기와 항복전압에 의해 변동되는데 전계가 인가되지 않는 P-Pillar 내부 영역을 Trench 한 후 SiO2를 성장시켜 P-Pillar의 크기를 감소시킨다. 4.5kV의 동일한 항복전압을 가질 때 온-상태 전압강하 특성이 Field Stop IGBT 대비 약 58%, 기존의 Super Junction IGBT 대비 19% 향상되는 것을 확인하였다.

ISL 게이트에서 측정과 시뮬레이션의 결과 비교 (The Results Comparison of Measurement and Simulations in ISL(Integrated Schottky Logic) Gate)

  • 이용재
    • 한국정보통신학회논문지
    • /
    • 제5권1호
    • /
    • pp.157-165
    • /
    • 2001
  • 집적 쇼트키 논리 게이트에서 전압 스윙을 크게 하기 위해서 백금 실리사이드 쇼트키 접합의 전기직 특성을 분석하였고, 이 접합에서 프로그램으로 특성을 시뮬레이션 하였다. 분석특성 특성을 위한 시뮬레이션 프로그램은 제조 공정용 SUPREM V와 모델링용 Matlab, 소자 구조용의 Medichi 툴이다. 시뮬레이션 특성을 위한 입력 파라미터는 소자 제작 공정의 공정 단계와 동일한 조건으로 하였다. 분석적인 전기적인 특성들은 순방향 바이어스에서 턴-온 전압, 포화 전류, 이상인자이고, 역방향 바이어스에서 항복 전압을 실제 특성과 시뮬레이션 특성 사이의 결과를 보였다. 결과로써 순방향 턴-온 전압, 역방향 항복전압, 장벽 높이는 기판의 증가된 농도의 변화에 따라 감소되었지만, 포화전류와 이상인자는 증가되었다.

  • PDF

컴퓨터 시뮬레이션에 의한 ISL 특성의 모델링 (The Modeling of ISL(Intergrated Schottky Logic) Characteristics by Computer Simulations)

  • 김태석
    • 한국멀티미디어학회논문지
    • /
    • 제3권5호
    • /
    • pp.535-541
    • /
    • 2000
  • 본 논문은, ISL의 전압 스윙을 개선시키기 위한 쇼트키 접합의 특성 분석과 이 접합을 프로그램으로 특성을 시뮬레이션하였다. 특 분석용 시뮬레이션 프로그램은 SUPREM V, SPICE, Medichi, Matlab이다. 쇼트키 접합은 백금 실리사이드와 실리콘의 정류성 접촉이며, 실리콘의 n형 기판 농도 방법은 이온 주입법이며, 온도 변화에 따라서 쇼트키 접합의 특성을 측정과 분석하였고, 프로그램으로 특성을 동일 조건에서 시뮬레이션 하였다. 분석 파라미터는 순방향에서 턴온 전압, 포화 전류, 이상인자이고, 역방향에서 항복전압의 실제 특성과 시뮬레이션 특성 결과를 제시하였다. 결과로써, 순방향 턴온 전압, 역방향 항복전압, 장벽높이는 기판 농도의 증가에 따라 감소하였지만, 포화전류와 이상인자는 증가되었다.

  • PDF

${N_2}O$ 플라즈마 전처리와 엑시머 레이저 어닐링을 통한 $150^{\circ}C$ 공정의 실리콘 산화막 게이트 절연막의 막질 개선 효과 (High quality $SiO_2$ gate Insulator with ${N_2}O$ plasma treatment and excimer laser annealing fabricated at $150^{\circ}C$)

  • 김선재;한상면;박중현;한민구
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2006년도 추계학술대회 논문집 전기물성,응용부문
    • /
    • pp.71-72
    • /
    • 2006
  • 플라스틱 기판 위에 유도 결합 플라즈마 화학적 기상 증착장치 (Inductively Coupled Plasma Chemicai Vapor Deposition, ICP-CVD) 를 사용하여 실리콘 산화막 ($SiO_2$)을 증착하고, 엑시머레이저 어널링 (Excimer Laser Annealing, ELA) 과 $N_{2}O$ 플라즈마 전처리를 통해, 전기용량-전압(Capacitance-Voltage, C-V) 특성과 항복 전압장 (Breakdown Voltage Field) 과 같은 전기적 특성을 개선시켰다. 에너지 밀도 $250\;mJ/cm^2$ 의 엑시머 레이저 어닐링은 실리콘 산화막의 평탄 전압 (Flat Band Voltage) 을 0V에 가까이 이동시키고, 유효 산화 전하밀도 (Effective Oxide Charge Density)를 크게 감소시킨다. $N_{2}O$ 플라즈마 전처리를 통해 항복 전압장은 6MV/cm 에서 9 MV/cm 으로 향상된다. 엑시머 레이저 어닐링과 $N_{2}O$ 플라즈마 전처리를 통해 평탄 전압은 -9V 에서 -1.8V 로 향상되고, 유효 전하 밀도 (Effective Charge Density) 는 $400^{\circ}C$에서 TEOS 실리콘 산화막을 증착하는 경우의 유효 전하 밀도 수준까지 감소한다.

  • PDF

InAlAs/InGaAs/GaAs MHEMT 소자의 항복 특성에 관한 연구 (A Study on the Breakdown in MHEMTs with InAlAs/InGaAs Heterostructure Grown on the GaAs substrate)

  • 손명식
    • 대한전자공학회논문지SD
    • /
    • 제48권11호
    • /
    • pp.1-8
    • /
    • 2011
  • 트랜지스터의 최대 출력 성능을 제한하는 요소 중 가장 중요한 하나가 항복 전압이다. GaAs 기판 위에 점진적으로 성장된 메타몰픽(Metamorphic) InAlAs/InGaAs HEMTs(MHEMT)는 InP 기판 위에 성정한 HEMT에 비해 비용 측면에서 특히 장점을 가지고 있다. 그러나 GaAs 나 InP 기반의 HEMT 소자들은 모두 우수한 마이크로파 및 밀리미터파 주파수 특성 및 이에 따른 저잡음 특성에 비해 낮은 항복전압으로 인해 파워 소자로서는 중간출력 정도의 소자로서만 사용 가능하다. 이러한 HEMT 소자의 항복 전압을 개선하기 위하여 본 논문에서는 InAlAs/$In_xGa_{1-x}As$/GaAs MHEMT 소자들의 항복 특성을 시뮬레이션하고 분석하였다. 2차원 소자 시뮬레이터의 hydrodynamic 전송 모델을 사용하여 $In_{0.52}Al_{0.48}As/In_{0.53}Ga_{0.47}As$ 이종접합 구조를 갖는 제작된 0.1-${\mu}m$ ${\Gamma}$-gate MHEMT 소자에 대하여 파라미터 보정 작업을 수행한 후 항복 특성에 영향을 주는 요소들을 분석하였다. 깊은 준위 트랩 효과를 고려한 충돌 이온화 및 게이트 전계를 분석하였고, 인듐(In) 몰 성분 변화에 따른 $In_xGa_{1-x}As$ 채널에서의 항복 특성 예측을 위한 충돌 이온화 계수를 경험적으로 제안 적용하였다.