• 한국인터넷방송통신학회논문지
• /
• 제12권6호
• /
• pp.83-89
• /
• 2012

본 논문에서는 RFID 시스템에서 개인 정보보호를 위해 보안성이 강화된 인증 프로토콜의 설계를 제안한다. 제안된 방법에서는 AES(Advanced Encryption Standard) 암호 알고리듬을 기반으로 하여 3중 CRA(challenge response authentication) 방식을 사용한다. 또한, 개선된 인증 메카니즘의 실현을 위해 기존의 ISO/IEC 18000-3 표준을 수정한 3종류의 프로토콜 프레임 패킷 형식을 제안한다. 보안성 비교를 통하여 제안한 알고리듬이 보다 보안성이 강인함을 제시하였으며, 제안한 프로토콜의 검증을 위해 RFID Tag을 위한 디지털 Codec을 설계하였다. 설계된 Codec은 Verilog HDL을 사용하였고, Xilinx Virtex XCV400E device를 사용하여 합성을 수행하였다. 시뮬레이션 결과를 통하여 제안한 프로토콜이 안정성 향상과 함께 정확히 동작함을 보였다.

• 한국통신학회논문지
• /
• 제27권8B호
• /
• pp.787-795
• /
• 2002

본 논문에서 OFDM (Orthogonal Frequency-Division Multiplexing) 시스템용 2K/4K/8K-point 복소 FFT (Fast Fourier Transform) 프로세서의 구조와 그 구현방법을 제안한다. 제안하는 프로세서의 구조는 긴 길이의 DFT를 짧은 길이의 다차원 DFT로 분할하기 위하여 쿨리-투키 알고리듬에 기반 한다. 전치 메모리, 셔플 메모리, 메모리 합성 방법은 다차원 변환을 위한 메모리의 능률적 조작을 위해 사용한다. Booth 알고리듬과 CORDIC (COordinate Rotation DIgital Computer) 프로세서는 각 차원에서 트위들 팩터 곱셈을 위해 사용한다. 또한, CORDIC 프로세서에는 트위들 팩터를 저장하기 위해 필요한 ROM의 사용을 막기 위해 트위들 팩터 발생 방법을 제안한다. 전체 2K/4K/8K FFT 프로세서는 600,000 게이트를 사용하며, 1.8V, 0.18${\mu}m$ CMOS를 이용해 구현한다. 제안하는 프로세서는 8K-point FFT를 273${\mu}s$마다, 2K-point를 68.26${\mu}s$마다 수행할 수 있으며, SNR은 DVB-T의 OFDM을 위해 충분한 48dB를 넘는다.

• 한국통신학회논문지
• /
• 제23권6호
• /
• pp.1409-1418
• /
• 1998

최근의 오디오 압축 알고리듬은 다양한 코딩 기법을 조합하여 사용하고 있다. 이들은 DSP 작업(DSP task), 제어 작업(controller task), 그리고 혼합 작업(mixed task)으로 나눌 수 있다. 기존의 DSP 프로세서들은 이들 중 DSP 작업만을 효율적으로 설계되어 있어 제어작업이나 혼합작업에 대해서는 자원을 효율적으로 활용하지 못하는 단점이 있다. 본 논문에서는 기존의 DSP 프로세서가 가지는 DSP 작업에 대하여 고성능을 그대로 유지하면서 제어작업과 혼합작업에서도 좋은 성능을 가지는 새로운 구조를 제안하고 구현하였다. 제안된 프로세서 YSP-3는 4개의 실행 유닛 (곱셈기, 2개의 ALU, 메모리 접근 유닛)을 병렬로 배치한 후 4-way 수퍼스칼라명령어 구조를 사용하여 각 우ㅠ닛을 독립적으로 사용할 수 있도록 하였다. 제안된 구조는 일반적인 DSP 알고리듬과 AC-3 디코딩 알고리듬을 실행하여 성능을 평가하였다. 마지막으로 VHDL을 통해 $0.6\$\mu$textrm{m}$-3ML 표준셀 기술로 합성한 후 Compass상에서 모의실험으로 통해 33MHz의 시스템 클럭에 대해 최대 지연시간 상황에서 실시간 동작을 확인하였다.

• 지구물리와물리탐사
• /
• 제22권4호
• /
• pp.195-201
• /
• 2019

파형 역산에 사용하는 로그 목적함수는 관측 자료와 모델링 자료의 로그값의 차이를 최소화하는 목적함수이다. 라플라스 영역 파형 역산에서는 주로 로그 목적함수와 유사 헤시안의 대각 성분을 이용하여 최적화를 수행한다. 이 때 유사 헤시안의 대각 성분이 0 또는 0에 가까운 값이 되는 것을 막기 위해 레벤버그-마쿼트 알고리듬을 적용한다. 본 연구에서는 로그 목적함수의 유사 헤시안의 대각 성분을 분석하여 음향파 라플라스 영역 파형 역산에서는 유사 헤시안의 대각 성분이 0 또는 0에 가까운 값을 가지지 않음을 보였다. 따라서 로그 목적함수의 유사 헤시안을 이용한 경사 방향 정규화시 레벤버그-마쿼트 알고리듬을 적용할 필요가 없다. 수치 예제에서 인공합성 자료와 현장 자료를 이용해 레벤버그-마쿼트 기법 없이도 역산 결과를 얻을 수 있음을 보였다.

• 대한전자공학회논문지SP
• /
• 제45권5호
• /
• pp.25-34
• /
• 2008

동일한 위치에서 같은 장면을 담고 있지만 서로 다른 시간에 획득된 두 장의 영상을 서로 비교하여 움직이는 자동차등에 의한 겹침과 같은 이상점의 집합을 검출할 수 있다. 영상들의 서로 다른 밝기 특성에 의한 영향을 줄이기 위하여 다항식 회귀 모델에 근거한 밝기 보정을 하였다. 이상점 집합으로 인한 영향을 약화시키면서 정확한 이상점 검출을 위하여 회귀분석을 단순히 반복하는 알고리듬을 도입하였다. 본 논문에서는 회귀분석을 반복하는 알고리듬의 성능을 잡음분산의 추정의 수렴 특성을 관찰하므로 분석하였으며, 교정 상수를 잡음분산 추정에 사용하여 강인한 검출이 가능하도록 하였다. 합성 영상과 실제 영상에 검출 알고리듬을 실험하여 그 강인성을 보였다.

• 전기전자학회논문지
• /
• 제24권4호
• /
• pp.961-968
• /
• 2020

타원곡선 암호에 필수적으로 사용되는 모듈러 곱셈의 고성능 하드웨어 설계에 대해 기술한다. 본 논문의 모듈러 곱셈기는 NIST FIPS 186-2에 정의된 소수체 상의 5가지 체 크기(192, 224, 256, 384, 521 비트)의 모듈러 곱셈을 지원하며, 정수 곱셈과 축약의 두 단계 과정으로 모듈러 곱셈을 연산한다. 고속 정수 곱셈을 위해 카라추바-오프만 곱셈 알고리듬이 사용되었고, 축약 연산을 위해 Lazy 축약 알고리듬이 사용되었다. 또한, Lazy 축약에 포함된 나눗셈 연산을 위해 Nikhilam 나눗셈 알고리듬이 사용되었으며, 나눗셈 연산은 주어진 모듈러 값에 대해 처음 한 번만 연산되고, 모듈로 값이 고정된 상태로 연속적인 모듈러 곱셈이 수행되는 경우에는 나눗셈을 거치지 않도록 하였다. 설계된 모듈러 곱셈기는 32 MHz의 클록 주파수로 동작하는 경우에 초당 640만번의 모듈러 곱셈을 연산할 수 있는 것으로 평가되었으며, 180-nm CMOS 셀 라이브러리로 합성한 결과, 67 MHz의 클록 주파수로 동작이 가능하며, 456,400 등가 게이트로 구현되었다.

• 지구물리와물리탐사
• /
• 제13권1호
• /
• pp.31-39
• /
• 2010

자동속도분석의 목적은 대용량 탄성파탐사자료로부터 정확한 속도를 효율적으로 추출하는 것이다. 본 연구에서는 bootstrapped differential semblance (BDS) 방법과 몬테카를로 역산법을 이용하여 효율적인 자동속도분석 알고리듬을 개발하였다. 자동속도분석을 통해 보다 정확한 결과를 계산하기 위하여 우리가 개발된 알고리듬에서는 일반적인 셈블런스보다 높은 속도해상도를 제공하는 BDS를 일관성 측정법으로 사용한다. 게다가, 개발된 자동속도분석 알고리듬의 처리시간을 줄이고, 효율성을 증가시키기 위해 조건적으로 초기속도모델을 결정하는 단계를 추가하였다. 그리고 잘못된 피크값을 피킹하는 문제를 방지하기 위해서 새로운 RMS 속도제약조건을 선택적으로 사용하였다. 개발된 자동속도분석 모듈의 성능을 시험하기 위해서 합성탄성파탐사자료와 동해에서 취득한 현장자료에 개발된 모듈을 적용하였다. 본 연구에서 개발원 알고리듬을 통해 얻은 속도결과를 적용하여 안든 중합단면들은 일관된 반사이벤트들과 NMO보정 결과의 질이 향상된 것을 보여준다. 더욱이, 개발원 알고리듬은 구간속도제약조건을 확인하면서 구간속도를 먼저 구하고 이를 이용하여 RMS 속도를 계산하기 예문에, 지질학적으로 타당한 구간속도를 구할 수 있다. 또한, 구간속도의 경계등이 중합단면도에서 나타나는 반사이벤트들과 잘 부합된다.

• 한국정보통신학회논문지
• /
• 제20권11호
• /
• pp.2093-2099
• /
• 2016

PRESENT, ARIA, AES의 3가지 블록 암호 알고리듬을 지원하는 다중 암호 프로세서 설계에 대해 기술한다. 설계된 암호 칩은 PRmo (PRESENT with mode of operation), AR_AS (ARIA_AES) 그리고 AES-16b 코어로 구성된다. 64-비트 블록암호 PRESENT를 구현하는 PRmo 코어는 80-비트, 128-비트 키 길이와 ECB, CBC, OFB, CTR의 4가지 운영모드를 지원한다. 128-비트, 256-비트 키 길이를 지원하는 AR_AS 코어는 128-비트 블록암호 ARIA와 AES를 자원공유 기법을 적용하여 단일 데이터 패스로 통합 구현되었다. 128-비트 키 길이를 지원하는 AES-16b 코어는 저면적 구현을 위해 16-비트의 데이터패스로 설계되었다. 각 암호 코어는 on-the-fly 키 스케줄러를 포함하고 있으며, 평문/암호문 블록의 연속적인 암호/복호화 처리가 가능하다. FPGA 검증을 통해 설계된 다중 블록 암호 프로세서의 정상 동작을 확인하였다. $0.18{\mu}m$ 공정의 CMOS 셀 라이브러리로 합성한 결과, 54,500 GEs (gate equivalents)로 구현이 되었으며, 55 MHz의 클록 주파수로 동작 가능하다.

• 한국음향학회지
• /
• 제35권2호
• /
• pp.125-133
• /
• 2016

최근 고해상도의 해저면 영상을 취득하기 위한 합성개구 신호처리 및 수중 시스템 개발 연구가 여러 국가에서 활발히 진행 중에 있다. 국내에서도 합성개구소나의 필요성 및 중요성을 인식하여 기초적인 관련 연구가 시작되었으나 수신 배열 센서의 이동 속도에 의한 도플러 효과가 대부분 무시되어 왔다. 본 논문에서는 수신 배열 센서의 이동 속도에 따른 영향을 확인하기 위하여 공간 주파수 영역 보간법을 이용한 수동형 합성개구 신호처리 결과의 영상 왜곡 및 오차를 분석한다. 센서의 이동을 고려하지 않은 원래의 송신 신호만을 사용하는 경우 센서의 이동 속도가 증가함에 따라 음원의 위치 추정 오차가 증가하며 영상 왜곡이 현상이 뚜렷하게 나타난다. 센서의 이동을 고려하여 보정된 신호를 사용하는 경우 정확한 위치 추정이 가능하며 영상 왜곡 현상은 나타나지 않는다. 결론적으로 1 m/s 이상의 속도에서는 센서의 이동에 의한 도플러 현상을 보정하기 위한 알고리듬 적용이 필수적이다.

• 한국음향학회:학술대회논문집
• /
• 한국음향학회 2004년도 춘계학술발표대회 논문집 제23권 1호
• /
• pp.337-340
• /
• 2004

한국어 문-음성 합성 시스템(TTS: Text-To-Speech)은 합성음의 자연스러움을 증가시키기 위해 운율 발생 알고리듬을 만들어 시스템에 적용하고 있다. 운율 법칙은 각국의 언어에 대한 언어학적 정보나 자연음에서 구한 운율에 대한 지식을 기반으로 음성 합성 시스템에 적용하고 있다. 그러나 이렇게 구한 운율 법칙이 자연음에 존재하는 모든 운율 법칙을 포함할 수도 없고, 또 추출한 운율 법칙이 틀린 법칙이라면, 합성음의 자연감이나 이해도는 떨어질 것이므로, TTS의 실용화에 장애가 될 수 있다. 이러한 점을 감안하여 본 논문에서는 자연음에 내재하는 운율을 학습할 수 있는 인공 신경망을 이용한 운율발생 신경망을 제안하였다. 훈련단계에서 인공 신경망의 입력 단에 한국어 문장의 음소 열을 차례로 이동시켜 인가하면 입력 단의 중앙에 해당하는 음소의 운율 정보가 출력되도록 훈련시킬 때, 목표 패턴을 이용한 감독학습을 통해, 자연음에 내재하는 운율을 학습하도록 하였다. 평가 단계에서 문장의 음소 열을 입력하고, 추정율을 측정하여 인공 신경망이 한국어 문장에 내재하는 운율을 학습하여 발생시킬 수 있음을 살펴보았다.