• 전자공학회논문지B
• /
• 제31B권12호
• /
• pp.1-10
• /
• 1994

In this paper, we propose a processor allocation algorithm using the PGG(Packed Gray code Group) for the MIMD hypercube. The number of k-D subcubes in an n-cube is C(n.k) en-k. When the PGG is employed in the processor allocation, C(n, k) PGG's are required to recognize all the k-D subcubes in an n-cube. from the simulation we find that the capability of processor allocation using only 40% of C(n, k) PGG's is about the same as that of the allocation using all the PGG's.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2003년도 봄 학술발표논문집 Vol.30 No.1 (C)
• /
• pp.581-583
• /
• 2003

현재 인터넷에서는 사용자의 급격만 증가로 인해 고성능의 라우터를 요구하고 있고 주소부족으로 IPv4에서 IPv6로 변화를 하고 있다. IPv4처럼 IPv6에서도 Address Lookup이 병목이 될 것이며 IPv4와는 달리 IPv6는 128bit의 주소 길이를 가지고 있어 이에 맞는 라우터 구조와 Address Lookup 알고리즘이 필요하다. 본 논문에서는 IPv6주소 128bit 중 외부에서 할당받는 64bit를 3단계로 나누는 계층적 네트워크 구성과 각 단계에 적합한 라우팅 테이블 구조와 Address Lookup 알고리즘에 대해 연구하였고 펜티엄 III 866MHz의 프로세서에서 알고리즘의 검색 시간을 측정해 각 단계에 맞는 라우팅 테이블 구조를 제안하였다.

• 정보처리학회논문지:컴퓨터 및 통신 시스템
• /
• 제4권6호
• /
• pp.177-184
• /
• 2015

본 논문에서는 DVFS 기반의 멀티코어 프로세서상에서 실시간 병렬 작업들의 마감시한을 만족하면서 전력 소모량을 최소화시키는 스케줄링 기법을 제안하였다. 제안된 기법에서는 먼저 모든 프로세싱 코어들의 계산부하가 동일해지도록 각 작업에게 할당될 프로세싱 코어들의 실수 개수를 찾는다. 그리고 프로세싱 코어들의 계산부하가 동일하도록 유지하면서 찾은 실수 개수의 프로세싱 코어들을 자연수 개수의 프로세싱 코어들로 변환시켜 각 작업들의 실행에 할당한다. 제안된 방법은 단일 시점에 동일한 속도로 동작하는 주파수 공유형 멀티코어 프로세서의 전력 소모량을 최소화하도록 설계되었다. 성능 평가 실험에서 제안된 기법이 기존 방법의 전력 소모량을 최대 38%까지 감소시킴을 확인하였다.

• 대한전자공학회논문지SP
• /
• 제42권3호
• /
• pp.65-72
• /
• 2005

본 논문은 재료비의 절감을 위하여 저성능의 프로세서를 사용할 수 있도록 영상출력에 할당되는 프로세서 코어성능을 최대한 줄이고자 하는 것을 목적으로 한다. 본 논문은 저성능의 프로세서가 탑재된 전자앨범 기능의 모듈에 고해상도 영상출력 기능을 지원하기 위한 영상출력 시스템을 구현한다. 본 시스템은 영상데이터 처리부로부터의 15프레임의 HD 영상입력을 TV 시스템에서 사용 가능한 60프레임의 HD영상으로 출력하는 기능을 수행한다. 이 결과, 제안된 시스템은 프로세서 성능을 저프레임 영상출력에 해당하는 정도로 줄여줄 수 있으므로 이는 시스템의 비용 절감 및 다양한 부가기능 추가로 연결 되어진다. 결론적으로, 영상출력 시스템을 이용한 전자앨범 기능의 모듈 시스템을 개발하여 본 방식의 유효성을 확인한다.

• 항공우주기술
• /
• 제3권2호
• /
• pp.229-237
• /
• 2004

본 연구에서는 다목적 레이다 시스템의 신호처리부 설계방안과 알고리즘에 대해 분석하였다. 충돌방지 및 기상모드로 동작하는 신호처리부는 이 두 모드에 대해 ADC, NCI, STC, CFAR의 처리구조를 갖도록 설계하였다. NCI와 CFAR기법으로 제시된 여러 알고리즘의 특성을 분석하였다. 오경보율을 낮추고, 검출확률을 향상시키는데 CVI 알고리즘과 CMLD 알고리즘이 우수한 성능을 갖는 것으로 분석되었다. 시스템 계산 성능을 고려하여 CMLD에 M=16~20, Ko=M-4를 적용하는 것이 적절하다. CVI에 많은 계산 시간이 되므로, CVI에 2개 이상의 프로세서가 할당되어야 한다. 따라서, 4개의 프로세서를 고려하는 시스템에서는 ADC 입력 처리와 NCI의 VID처리, STC와 CFAR를 각각 1개의 프로세서에서 처리하고 2개의 프로세서가 CVI를 처리하여야 한다.

• 인터넷정보학회논문지
• /
• 제1권2호
• /
• pp.69-88
• /
• 2000

요약 분산 시스템의 전체적인 성능에 가장 큰 영향을 미치는 요인 중의 하나는, 소프트웨어 컴포넌트를 어떻게 효율적으로 분산시키는가 하는 것이다. 현재 태스크 기반의 시스템을 분할하여 분산 환경에 할당하는 문제는 연구가 많이 진행되었으나, 객체 지향 프로그램을 구성하는 각 객체들을 분산 객체 환경에 할당하는 기법에 대한 연구는 상대적으로 미약하다. 본 논문에서는 이미 개발되어 있는 C++ 응용 프로그램을 분할하여 C++ 객체들을 CORBA 기반의 분산 객체 환경에 할당하기 위한 그래프 모델을 정의하고, 이를 바탕으로 한 분산 객체 할당 알고리즘을 제안한다. 분산 시스템의 성능은, 주로 객체간의 병렬성, 각 프로세서에 드는 부하의 균등성, 네트워크 상의 통신 량에 의해 결정된다. 이 세 가지 요인을 동시에 최적화하는 해를 찾기 위하여. 본 논문의 분산 객체 할당 기법은 Niched Pareto 유전자 알고리즘(NPGA)에 바탕을 두고 있다. 전형적인 C++ 응용 프로그램에 대한 CORBA 시스템에서의 실험을 통하여 본 논문의 그래프 모델과 객체 할당 알고리즘의 유효성을 검증한다.

• 한국정보과학회논문지:데이타베이스
• /
• 제28권3호
• /
• pp.418-429
• /
• 2001

현재의 지리 정보 시스템(GIS : Geographical Information System)은 컴퓨터 응용 시스템의 중요한 분야로서 도시 정보 시스템, 교통 정보 시스템 등에 활용되고 있다. 이들 응용 분야 는 대용량의 공간 데이터를 다루기 때문에 효율적인 공간 연산 수행을 위한 기본 연산자를 필요로 한다. 특히, 기본 연산자 중에서 공간 조인은 연산에 참여하는 객체의 수가 증가함에 따라 수행 시간이 지수적으로 증가하는 특성을 가지고 있으므로 빠른 응답 시간을 요구하는 시스템에는 부적합하다. 따라서 이러한 요구 사항을 만족시키기 위해서는 공간 조인의 효율 적인 병렬 수행이 필요하다. 본 논문에서는 공간 조인의 효율적인 병렬수행을 위하여 정적 부하 균등화를 위한 작업 생성 및 할당 방법을 제시한다. 이 방법은 공간 지역성을 고려하 여 작업을 생성하고, 비용 모댈을 통하여 작업량을 예측하여 표현한 뒤 작업 그래프로 나타 낸다. 그리고 생성된 작업 그래프를 그래프 분할 알고리즘을 통하여 균등하게 할당한다. 본 논문에서 제시된 방법은 독일 Parsytec 사의 CC16 병렬머쉰에서 실험한 결과로 볼 때, 기 존의 정적 할당을 통한 작업 생성 및 할당 방법에 비하여 각 프로세서간의 작업 수행시간의 편차를 줄임으로써 부하 균등화의 효과를 가져온다.

• 전자공학회논문지CI
• /
• 제45권1호
• /
• pp.37-47
• /
• 2008

DSP에서 제공되는 주소 생성 유닛은 데이터 패스와 병렬적으로 주소 연산을 수행할 수 있게 해 줌으로써, DSP 코드 생성에 중요한 역할을 한다. 프로그램 변수들의 메모리 레이아웃을 결정하는 문제는 주소 생성 유닛의 기능을 이용하여 주소 연산용 명령어를 줄이는 최적화이다. 메모리 레이아웃 생성 단계와 주소 포인터 할당 단계로 구분 되는 이 최적화에서 본 논문은 주소 연산 코드의 수가 최소가 되도록 DSP용 코드 생성의 효과적인 주소 포인터 할당 문제를 다룬다. 제안하는 알고리즘은 고정된 메모리 레이아웃을 가질 때 주소 포인터 할당을 수행하는 기존의 알고리즘의 시간 복잡도를 줄이는 기법이다. 메모리 크기와 수행 시간을 줄이기 위해 알고리즘을 수행할 때 핵심적인 요소들만을 고려하도록 강한 가지치기 방법을 사용하였다. 또한 주소 포인터 할당 문제는 메모리 레이아웃에 영향을 크게 받는 문제이기 때문에 본 논문은 주어진 메모리 레이아웃을 갱신하여 반복적으로 성능을 개선하는 방법을 제안한다. 약 3,000여개의 실제 프로그램으로부터 얻은 변수 접근 시퀀스를 제공하는 OffsetStone 벤치마크를 이용한 실험결과를 통해 본 논문에서 제안한 기법과 알고리즘을 테스트 했다. 제안한 방법은 전통적인 방법보다 평균 25.9%의 적은 주소 코드를 생성해 냄을 보인다.

• 한국통신학회논문지
• /
• 제35권11B호
• /
• pp.1659-1666
• /
• 2010

고기동 유도탄들은 다양한 탄내 인터페이스와 빠른 유도 조종 루프를 가진다. 그러므로 Hardware-in-the-Loop(HWIL) 시뮬레이션 제어 시스템은 고성능의 연산기능 및 하드웨어 인터페이스 기능을 가져야 하며, 실시간 운영체제, 임베디드 시스템, 자료 통신, 실시간 하드웨어 제어와 같이 다양한 IT 분야를 융합하여 개발되어야 한다. 이 논문은 고기동 유도탄의 HWIL 시뮬레이션을 수행하기 위한 제어 시스템 설계 기법으로 시스템 하드웨어 구성, 고성능의 다중 프로세서를 사용하기 위한 업무 할당 알고리즘, HWIL 시뮬레이션 실시간 연산 및 제어 기법, 프로세서 통신 기법, 실시간 자료 획득 기법을 제시한다.

• 한국컴퓨터정보학회논문지
• /
• 제16권6호
• /
• pp.11-20
• /
• 2011

본 논문에서는 DVFS 기능을 제공하는 멀티코어 프로세서 상에서 실시간 비디오 태스크의 에너지 소모량을 최소화하는 최적 스케쥴링 기법을 제안한다. 제안된 스케쥴링 기법은 멀티코어의 병렬처리 기법을 활용하도록 적절한 수의 멀티코어들을 태스크의 수행에 할당하고, 사용되지 않는 코어들의 전원을 끄며, 실시간 태스크의 데드라인을 만족하는 최저 클락 주파수를 배정한다. 단일 코어에서 태스크를 실행하는 기존 방법과 그리고 모든 코어들에서 태스크를 실행하는 기존 방법을 제안된 스케쥴링 기법과 비교하는 실험 결과에서, 제안된 스케쥴링 기법이 기존 방법들의 에너지 소모량을 각각 최대 67%, 89% 감소시킴을 확인하였다.