• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2013년도 추계학술대회
• /
• pp.161-164
• /
• 2013

본 논문에서는 다양한 멀티미디어 코덱을 고속으로 처리하기 위하여 전용하드웨어가 아닌 병렬 어레이 프로세서 기반의 U-Chip(Universal-Chip) 구조를 제안하고 TSMC 80nm 공정을 사용하여 11,865,090개의 게이트 수를 가지는 칩으로 개발하였다. U-Chip은 역양자화(IQ), 역변환(IT), 움직임 보상(MC) 연산을 위한 $4{\times}16$ 개의 프로세싱 유닛으로 구성된 병렬 어레이 프로세서와 문맥적응적 가변길이디코딩(CAVLC)을 위한 비트스트림 프로세서와 인트라 예측(IP), 디블록킹필터(DF) 연산을 위한 순차 프로세서와 DMAC의 데이터 전송 및 각 프로세서를 제어하여 병렬 파이프라인 스케쥴링을 처리하는 시퀀서 프로세서 등으로 구성된다. 1개의 프로세싱 유닛에 1개의 매크로블록 데이터를 맵핑하여 총 64개의 매크로블록을 병렬처리 하였다. 64개 매크로블록의 대용량 데이터 전송 시간과 각 프로세서들의 연산을 동시에 병렬 파이프라인 함으로서 전체 연산 성능을 높일 수 있는 이점이 있다. 병렬 파이프라인 구조의 H.264 디코더 프로그램을 개발하였고 제작된 U-Chip을 통해 $720{\times}480$ 크기의 베이스라인 프로파일 영상에 대하여 코어 192MHz 동작, DDR 메모리 96MHz 동작에서 30fps의 처리율을 가짐을 확인하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 제14회 신호처리 합동 학술대회 논문집
• /
• pp.873-876
• /
• 2001

본 논문에서는 고속 데이터 전송을 위한 OFDM (Orthogonal Frequency Division Multiplex) 시스템용 고속 FFT 프로세서를 제안한다. 적은 하드웨어 크기를 만족하기 위해 단일 메모리 구조를 채택하였으며 고속 연산을 위해 Radix-4 알고리즘과 메모리 뱅크 구조를 사용하였다. 또한, 버터 플라이 출력이 입력 데이터의 위치에 저장되는 In-place 메모리 구조를 갖는다. 설계한 프로세서는 VHDL로 모델링하여 삼성 0.5㎛ SOG 공정으로 합성하였으며 메모리를 제외한 전체 게이트 수가 98,326개를 보였다. 동작속도는 42MHz로 256-포인트 연산이 6㎲에 처리 가능한 구조이다.

• 한국통신학회논문지
• /
• 제29권3A호
• /
• pp.347-357
• /
• 2004

네트웍 시스템은 빠른 트래픽 처리속도와 다양한 서비스 제공을 위한 유연성이라는 두 가지 측면을 모두 만족시키기 위하여 발전되어 왔고 이러한 결과로 네트웍 프로세서가 출현하게 되었다. 네트웍 프로세서의 성능을 향상시키는 방법으로는 고속의 외부 인터페이스와 전용 연산기 등을 이용하는 방법들이 사용되어왔다. 최근에 이르러 이러한 방법 이외에 아키텍쳐적인 방법을 이용한 SMT(Simultaneous MultiThreading) 네트웍 프로세서의 구조가 제안되었는데 SMT 구조는 설계의 복잡성으로 인하여 상용화에 어려움이 있다. 따라서 SMT 구조의 네트웍 프로세서를 개발하기 위해서는 SMT 구조의 하드웨어 간략화 측면의 연구가 필요하다. 본 논문에서는 SMT 구조의 각 유닛들이 네트웍 알고리즘을 실행하는데 있어서의 영향을 분석하고 그 결과를 바탕으로 최적화된 SMT 네트웍 프로세서의 구조를 제안하였다.

• 한국정보과학회논문지:시스템및이론
• /
• 제31권5_6호
• /
• pp.279-287
• /
• 2004

본 논문에서 제안한 DISVLIW(Dynamically Instruction Scheduled VLIW) 프로세서 구조는 자료종속성 정보를 이용하여 VLIW(Very Long Instruction Word) 명령어들을 동적으로 스케줄링 할 수 있다. 이러한 동작을 수행하기 위해서, DISVLIW 프로세서는 연산처리기와 동적 스케줄러의 쌍들로 구성되었다. VLIW 명령어들의 동적 스케줄링, 컴파일시간과 실시간의 균등한 작업분배, 명령어내의 명백한 병렬성 표현 둥의 특징은 성능향상에 중요한 영향을 미쳤다. DISVLIW 프로세서 구조의 시뮬레이션 결과, 다양한 벤치마크들과 캐쉬메모리 사이즈들을 이용할 경우에도 DISVLIW 프로세서 구조가 VLIW 프로세서 구조에 비하여 항상 높은 성능향상을 가짐을 확인하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1999년도 하계학술대회 논문집 G
• /
• pp.2859-2862
• /
• 1999

본 논문은 이중구조의 고장허용형 마이크로콘트롤러 구조를 제시한다. 제시한 마이크로콘트롤러는 두 프로세서 모듈간의 동작을 비교하여 하나의 프로세서 모듈에 고장이 발생할 경우 콘트롤러의 외부 인터페이스를 차단한다. 이후 각 프로세서 모듈은 자체 점검을 통해 상태를 판단하고, 이상이 발견되지 않을 경우, 마이크로콘트롤러는 외부 인터페이스 기능을 수행할 주 모듈을 선정하고 다시 동작을 시작한다. 따라서 제시한 마이크 로콘트롤러는 고장정지 특성 및 일시적인 고장으로부터의 회복 기능을 갖는다. 본 논문에서는 제시한 구조를 모토롤라 Mc68360 프로세서와 범용 로직 IC를 이용하여 구현하고 고장주입을 통해 제시한 구조의 고장허용 특성을 확인 한다.

• 정보처리학회논문지A
• /
• 제17A권6호
• /
• pp.265-274
• /
• 2010

공정기술 발달로 인해 칩 내부 집적도가 크게 증가하면서 내부 연결망이 멀티코어 프로세서의 성능 향상을 제약하는 주된 원인이 되고 있다. 내부 연결망에서의 지연시간으로 인한 프로세서 성능 저하 문제를 해결하기 위한 방안 중 하나로 3차원 적층 구조 설계 기법이 최신 멀티코어 프로세서를 설계하는데 있어서 큰 주목을 받고 있다. 3차원 적층 구조 멀티코어 프로세서는 코어들이 수직으로 쌓이고 각기 다른 층의 코어들은 TSV(Through-Silicon Via)를 통해 상호 연결되는 구성으로 설계된다. 2차원 구조 멀티코어 프로세서에 비해 3차원 적층 구조 멀티코어 프로세서는 내부 연결망의 길이를 감소시킴으로 인해 성능 향상과 전력소모 감소라는 장점을 가진다. 하지만, 이러한 장점에도 불구하고 3차원 적층 구조 설계 기술은 증가된 전력 밀도로 인해 발생하는 프로세서 내부 온도 상승에 대한 적절한 해결책이 마련되지 않는다면 실제로는 멀티코어 프로세서 설계에 적용되기 어렵다는 한계를 지니고 있다. 본 논문에서는 3차원 멀티코어 프로세서를 설계하는데 있어서 온도 상승 문제를 해결하기 위한 방안 중 하나인 플로어플랜 기법을 다양하게 적용해 보고, 기법 적용에 따른 프로세서의 성능, 전력효율성, 온도에 대한 상세한 분석 결과를 알아보고자 한다. 실험 결과에 따르면, 본 논문에서 제안하는 온도를 고려한 3가지 플로어플랜 기법들은 3차원 멀티코어 프로세서의 온도 상승 문제를 효과적으로 해결함과 동시에, 플로어플랜 변경으로 데이터 패스가 바뀌면서 성능이 저하될 것이라는 당초 예상과는 달리, 온도 하락으로 인해 동적 온도 제어 기법의 적용 시간이 줄어들면서 성능 또한 향상시킬 수 있음을 보여준다. 이와 함께, 온도 하락과 실행 시간 감소로 인해 시스템에서의 전력 소모 또한 줄일 수 있을 것으로 기대된다.

• ETRI Journal
• /
• 제8권2호
• /
• pp.75-82
• /
• 1986

소프트웨어의 개발환경에 관련하여 개발과정, work methods, 업무구조를 논하였다. TDX-1 소프트웨어를 성격에 따른 분류와 기능에 따른 분류로 대별하여 설명한 후 중점적으로 교환기(Exchange) 소프트웨어에 대하여 그 특성과 구조를 논하였다. 특성에서는 계층분산 구조, 분산다중처리 등 4개의 특성을 논하였으며 구조에서는 프로세서의 구성, 각 프로세서의 기능, 논리적 구조로 나누어 설명하였다.

• ETRI Journal
• /
• 제8권2호
• /
• pp.29-36
• /
• 1986

본고는 TDX-1 제어계 구조에 관한 것으로서 digital switching에 적합한 제어구조의 design object와 이러한 design object를 중심으로한 TDX-1 제어계 구조의 특징 및 제어계를 구성하는 각 프로세서(TP, BP, DP)의 기능과 구조, 분산된 각 프로세서간 통신방식 등에 관하여 기술하였다.

• 전력전자학회지
• /
• 제9권3호
• /
• pp.18-22
• /
• 2004

PC용 마이크로프로세서는 Intel사의 아키텍처로 거의 표준화되어 있지만, 임베디드 마이크로프로세서에 눈을 돌린다면 마치 춘추전국시대의 양상을 뛰고 있다 국외에서 임베디드 마이크로프로세서로써 주목을 받는 것들 중에 하나인 Renesas Technology사(2003년, 히타치와 미쯔비시와의 합작회사)의 SuperH(SH) 계열을 소개하고자 한다. 현재 국내에서는 SuperH RISC CPU를 사용하는 교육기관. 연구소, 그리고 업체는 소수에 그치고 있지만, 한국을 제외한 국외에서는 TI사의 TMS시리즈와 같이 전력전자분야뿐만 아니라 로봇, 모바일 홈네트워크, AV기기, CIS(Car Information System) 등의 분야에도 폭 넓게 응용되고 있다. [1-4] 저자는 본 특집을 통해 SuperH시리즈에 대한 구조와 특징을 소개함으로써 국내에서도 이를 이용한 연구활동이나 제품개발에 커다란 도움이 되었으면 한다.(중략)

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2006년도 춘계종합학술대회
• /
• pp.927-930
• /
• 2006

마이크로프로세서 제조업체의 대명사로 불리는 인텔이 비메모리 시장을 거의 독점하고 있는 가운데, IBM, Sony, Toshiba 인 세 개의 기업이 도전적으로 힘을 합하여 차세대 엔터테인먼트 프로세서라고 불리는 멀티코어 기반의 Cell 프로세서를 개발하였다. Cell 프로세서는 기존의 Power 라는 아키텍쳐를 기반으로 하는 코어 PPE (Power processor Element)를 중심으로 8개의 데이터 처리용 코어 SPE(Synergistic processor Element)를 포함하고 있으며, SIMD(Single Input Multiple Data) 데이터 처리 방식을 지원하여 데이터 처리량이 많은 멀티미디어나 게임 어플리케이션을 처리하는데 최적화되도록 설계된 프로세서로서, 기본적으로는 Power 마이크로프로세서 아키텍쳐 및 구조에 대한 혁신적인 확장 기능을 포함하고 있다. 본 논문에서는 현존하는 프로세서 중 가장 성능이 우수하다고 평가받는 Cell 마이크로프로세서의 설계 개념과 그 구조에 대하여 분석한다.