• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2006년도 하계종합학술대회
• /
• pp.591-592
• /
• 2006

Schottky diodes for Radio-frequency identification (RFID) tag integration on chip were designed and fabricated using Samsung electronics System LSI standard $0.18{\mu}m$ CMOS process. Schottky diodes were designed as interdigitated fingers array by CMOS layout design rule. 64 types of Schottky diode were designed and fabricated with the variation of finger width, length and numbers with a $0.6{\mu}m$ guard ring enclosing n-well. Titanium was used as Schottky contact metal to lower the Schottky barrier height. Barrier height of the fabricated Schottky diode was 0.57eV. DC current - voltage measurements showed that the fabricated Schottky diode had a good rectifying properties with a breakdown voltage of -9.15 V and a threshold voltage of 0.25 V.

• 전기전자학회논문지
• /
• 제14권4호
• /
• pp.283-290
• /
• 2010

본 연구는 광통신을 위한 10Gbps CMOS 수신기 회로 설계에 관한 것이다. 수신기는 포토다이오드, 트랜스임피던스 증폭기, 리미팅 증폭기, 등화기, 클락 및 데이터 복원 회로, 디멀티플렉서, 기타 입출력 회로 등으로 구성돼있다. 여러 광대역 혹은 고속 회로 기법을 써서 SONET OC-192 표준용 광통신에 적합한, 효과적이고 신뢰성 있는 수신기를 구현하고자 하였다.

• 정보처리학회논문지A
• /
• 제15A권3호
• /
• pp.135-140
• /
• 2008

본 논문은 중복 다치논리(redundant multi-valued logic)를 이용하여 초고속 디멀티플렉서(demultiplexer)를 CMOS 회로로 설계하였다. 설계한 회로는 중복 다치논리를 이용하여 직렬 이진 데이터를 병렬 다치 데이터로 변환하고 이를 다시 병렬 이진 데이터로 변환한다. 중복 다치논리는 중복된 다치 데이터 변환으로써 기존 방식 보다 더 높은 동작속도를 얻을 수 있다. 구현한 디멀티플렉서는 8개의 적분기로 구성되어 있으며, 각 적분기는 누적기, 비교기, 디코더, D 플립플롭으로 구성된다. 설계한 회로는 0.18um 표준 CMOS 공정으로 구현하였으며 HSPICE 시뮬레이션을 통해 검증하였다. 본 논문의 디멀티플렉서의 최대 데이터 전송률은 20 Gb/s이고 평균 전력소모는 58.5 mW이다.

• 전기전자학회논문지
• /
• 제8권1호
• /
• pp.47-53
• /
• 2004

본 논문에서는 3치 논리 게이트를 바탕으로 하는 3치 데이터 처리를 위한 3치 flip-flop을 설계하였다. 제안한 flip-flop들은 3치 전압 모드 NMAX, NMIN, INVERTER 게이트를 사용하여 설계하였다. 또한 CMOS 기술을 사용하였고 다른 게이트들 보다 낮은 공급 전압과 낮은 전력소모 특성을 포함하고 있다. 제안한 회로는 0.35um 표준 CMOS 공정에서 설계되었고 3.3v의 공급 전압원을 사용하였다. 제안된 3치 flip-flop 구조는 3치 논리 게이트를 사용하여 VLSI 구현에 적합하고 높은 모듈성의 장점을 갖고 있다.

• 대한전자공학회논문지SD
• /
• 제49권4호
• /
• pp.7-14
• /
• 2012

X-ray용 CMOS 영상 센서의 대조 해상도는 신호처리부 첫 단의 sample-and-hold 회로에서 단일 MOS 스위치를 사용하거나 이를 개선한 bootstrapped clock circuit을 스위치로 사용할 경우에도 높은 신호에서 제한되는 문제를 가지고 있다. Bootstrapped clock circuit을 이용하는 sample-and-hold 회로가 charge injection 현상으로 인해 sample 신호의 왜곡을 일으키기 때문이다. 본 논문에서는 계산을 통해 필요로 하는 범위의 L(Inductor)값 구현을 위해 표준 CMOS 공정에서 구현 가능한 micro-inductor를 3차원 구조로 설계하였고, 이를 이용하여 센서의 대조 해상도 혹은 ENOB(Effective number of bit)값이 향상된 sample-and-hold 회로를 제안하였다. 0.35 um CMOS 공정에서 BCC를 이용해 설계된 sample-and-hold 회로에 최적화된 L 값을 갖는 micro-inductor를 추가하여 ENOB가 17.64 bit에서 18.34 bit로 약 0.7 bit의 해상도 상승을 시뮬레이션으로 검증하였다. 제안된 micro-inductor 방법은 고해상도를 필요로 하는 mammography의 경우 환자가 받는 방사선량을 줄이는 효과가 있을 것으로 기대한다.

• 한국통신학회논문지
• /
• 제18권6호
• /
• pp.854-862
• /
• 1993

CMOS아날로그 및 아날로그 디지탈시스템은 여러 개의 기본회로로 구성되어지며 그중에서도 증폭회로 부분은 시스템의 성능을 결정할 수도 있는 중요한 블럭중에 하나이다. 증폭회로는 시스템에서 사용되어지는 용도에 따라서 여러가지 구조(고이득, 저전력, 고속회로등)를 가지며 이러한 증폭회로를 설계하기 위하여 증폭기내의 입력증폭단의 설계 방법도 다양하다. 본 논문에서는 CMOS 상보형 차동이득 구조를 갖는 새로운 형태의 입력 차동증폭 회로를 제안하였다. 제안된 회로는 CMOS 상보형 회로에 의하여 고이득 특성을 가지며, 바이어스 전류를 내부적으로 공급하여 전체 시스템 구성시, 바이어스회로를 구성하기 위한 트랜지스터의 수를 줄일 수 있다. 이 회로를 표준 $1.5{\mu}m$ 공정파라메타를 이용한 SPICE 시뮬레이션을 통하여 광범위하게 이용되고 있는 CMOS 차동증폭 회로와 비교해 본 결과, 오프셋, 위상마진등의 특성이 그대로 유지된 상태에서 이득이 배가 되었다. 또한 제안된 회로를 이용하여 높은 출력스윙(-4.5V-+4.5V)과 함께 7nsec(CL-1pF) 이하의 세틀링시간을 갖을 수 있는 CMOS비교기를 설계하였다.

• 대한전자공학회논문지SD
• /
• 제45권12호
• /
• pp.8-14
• /
• 2008

본 논문에서는 $8{\times}8$ CNT 센서 어레이를 CMOS 공정 후 처리를 통하여 센서회로가 제작된 CMOS 칩에 집적시켜 측정장비 없이도 자체적으로 감지결과를 출력할 수 있는 센서 칩의 기본적인 플랫폼을 설계 제작한 결과를 보고한다. 센서 소자로는 알루미늄 패드 사이에 연결된 CNT network을 사용하였으며 생화학적 반응에 의하여 전기전도도가 변화하는 것을 감지한다. 표준 CMOS 공정의 감지회로는 CNT network의 저항 값 변동에 의해 ring oscillator의 주파수가 변동하는 것을 감지하는 방식을 사용한다. 제작된 CMOS 센서 칩을 활용하여 이를 대표적인 생화학물질인 glutamate을 검출하는데 실험적으로 적용하여 농도에 따른 출력결과 값을 얻는데 성공한다. 본 연구를 통하여 본 센서 칩 플랫폼을 이용한 상용화의 가능성을 확인하며, 추가적으로 개발이 필요한 기술에 대해 파악한다.

• 융합신호처리학회논문지
• /
• 제9권2호
• /
• pp.146-153
• /
• 2008

본 연구에서는 $0.8{\mu}m$ 아날로그 혼합 CMOS 기술에 의한 2단 연산 증폭기를 가진 집적화된 습도센서 시스템을 설계 및 제작하였다. 시스템은 28핀 및 $2mm{\times}4mm$의 크기를 가졌으며, 휘스톤 브릿지형 습도센서, 저항형 습도센서, 온도센서 및 신호의 증폭과 처리를 위한 연산증폭기를 단일 칩에 구성하였다. 기존의 CMOS 공정에 트렌치형의 감지 영역을 형성하기 위해 폴리-질화 에치 스탑 공정을 시도하였다. 이러한 수정된 기술은 CMOS 소자의 특성에 영향을 주지 않았고, 표준 공정으로 동일 칩 상에 센서와 시스템을 제작할 수 있도록 하였다. 연산증폭기는 이득 폭이 5.46 MHz 이상, 슬루율이 10 V/uS 이상으로 센서를 동작하기에 안정된 특성을 보였다. N형 습도감지 전계효과 트랜지스터의 드레인 전류는 상대습도가 10%에서 70%로 변화할 때 0.54mA에서 0.68 mA로 변화하였다.

• 정보와 통신
• /
• 제21권6호
• /
• pp.143-152
• /
• 2004

최근 RFID 국제 표준안이 확정되고 RFID 태그용 칩이 저가 생산이 가능하게 되면서 특히 물류 유통 분야를 중심으로 기존의 바코드를 대체하는 RFID 시스템의 상용화 가능성이 제시되고있다. 특히 감지거리가 길고 인식률이 좋은 UHF 대역의 기술적인 활용 가능성이 고조되면서 산업적으로 성공할 가능성이 더욱 커지고 있다. UHF 대역의 무선 태그의 생산 기술은 종래에는 GaAs 쇼트키 다이오드와 기타 RF회로를 CMOS 회로와 하나의 칩으로 통합하는 것이 어려워 저가, 초소형의 무선 태그용 칩을 실용화하지 못하였다 하지만 최근에 반도체 기술의 눈부신 발전과 CMOS RF 기술의 발전으로 RF 태그용 무선회로를 하나의 칩으로 통합하여 저가 생산으로 특히 유통 및 물류 분야를 중심으로 긍정적인 활용 결과 및 제품들이 등장하고 있다.(중략)

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2008년도 학술대회 논문집 정보 및 제어부문
• /
• pp.495-496
• /
• 2008

본 논문에서는 UHF 대역 RFID 의 국제표준인 ISO/IEC 18000-6C 표준을 만족하는 태그 칩을 위한 저전력 고성능 아날로그 회로를 설계하였다. 설계된 아날로그 회로는 성능 테스트를 위해 메모리 블록을 포함하고 있으며, 태그의 인식률과 경제성을 위해 저 전력 및 칩 면적의 최소화에 중점을 두고 설계하였다. 설계된 UHF 대역 RFID 태그용 아날로그 회로는 0.24Vpeak의 RF 입력으로 동작이 가능하며, 칩 면적은 $552.5{\mu}m{\times}338.8{\mu}m$, UHF 대역 RFID 태그 칩에 적합한 작은 면적을 갖는다.