• 정보학연구
• /
• 제3권3호
• /
• pp.57-65
• /
• 2000

본 논문에서는 내장된 SDRAM 에 대한 기능 및 AC 변수를 테스트하는 BIST 회로의 알고리듬 및 회로 구현을 기술하였다 제안된 BIST 회로를 사용하여 내장된 SDRAM 의 고장난 비트 셀의 어드레스 위치를 출력시킴으로써 Redundancy 회로 사용에 관한 정좌를 제공하도록 설계하였다. 또 실지 동작 주파수에서의 내장된 SDRAM 의 AC 변수에 대한 테스트를 수행하여 메모리의 오동작이 발생된 경우 어떤 AC 변수가 설계 사양을 벗어나는지를 출력하도록 구현하였다. $0.25\mu\textrm{m}$ 셀 라이브러리를 이용하여 회로 합성하는 경우 전체 게이트 수는 약 4,500 개 정도이고, Verilog 레지스터 전송 언어를 사용하여 설계 및 시뮬레이션을 통하여 검증하였다. 하나의 AC 변수에 대해서 2Y-March 14N 알고리듬으로 테스트하는 경우 100Mhz 동작 주파수에서 테스트 시간은 200ms 정도이다.

• 한국항행학회논문지
• /
• 제7권2호
• /
• pp.206-210
• /
• 2003

본 논문에서는 최신의 미세공정인 0.18um CMOS 공정을 이용한 표준 셀 라이브러리를 설계하고, 이를 P&R(Placement and Routing) CAD 툴에 사용할 수 있도록 포팅한다. 제작결과를 검증하기 위하여 간단한 테스트칩을 제작하였으며 설계에 사용된 표준 셀 라이브러리는 0.18um 아남반도체의 공정이다. 이러한 설계 및 제작과정을 통하여 최신의 미세공정을 이용하여 디지털 시스템의 자동설계가 가능함을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제43권1호
• /
• pp.37-44
• /
• 2006

본 논문은, IEEE 1149.1 및 IEEE P1500 기반의 보드 및 SoC의 연결선 지연 고장 테스트를 위한 회로 및 테스트 방법을 제안한다. IDFT 모드 시, 출력 셀의 Update와 입력 셀의 Capture가 한 시스템 클럭 간격 내에 이루어지도록 하는 시스템 클럭 상승 모서리 발생기를 구현한다. 이 회로를 이용함으로써, 단일 시스템 클럭 뿐만 아니라 다중 시스템 클럭을 사용하는 보드 및 SoC의 여러 연결선의 지연 고장 테스트를 쉽게 할 수 있다. 기존의 방식에 비해 면적 오버헤드가 적고 경계 셀 및 TAP의 수정이 필요 없으며, 테스트 절차도 간단하다는 장점을 가진다.

• 대한전자공학회논문지SD
• /
• 제42권12호
• /
• pp.79-90
• /
• 2005

본 논문에서는 의사무작위패턴만으로는 생산하기 힘든 결정론적 테스트 큐브의 생산확률을 높일 수 있는 새로운 clustered reconfigurable interconnect network (CRIN) 내장된 자체 테스트 기법을 제안한다. 제안된 방법은 주어진 테스트 큐브들의 신호확률에 기반을 둔 스캔 셀 재배치 기술과 규정 비트(care-bit: 0 또는 1)가 집중된 스캔 체인 테스트 큐브의 생산확률을 높이기 위한 전용의 하드웨어 블록을 사용한다. 테스트 큐브의 생산확률을 최대로 할 수 있는 시뮬레이티드 어닐링(simulated annealing) 기반 알고리듬이 스캔 셀 재배치를 위해 개발되었으며, CRIN 하드웨어 합성을 위한 반복 알고리듬 또한 개발되었다. 실험을 통하여 제안된 CRIN 내장된 자체 테스트 기법은 기존의 연구 결과보다 훨씬 적은 저장 공간과 짧은 테스트 시간으로 $100\%$의 고장검출율을 달성할 수 있음을 증명한다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2019년도 추계학술대회
• /
• pp.49-51
• /
• 2019

본 논문은 고전압 양극성 펄스 모듈레이터에 대해 소개한다. 모듈레이터는 충전을 위한 공진형 컨버터와 고전압 펄스를 생성하기 위한 12개의 파워셀로 구성된다. 12개의 파워셀은 다중 권선 변압기를 통해 모든 셀이 병렬로 충전되며, 방전 시에는 모든 셀이 직렬로 연결되어 고전압을 생성한다. 12개의 파워셀을 구성하는 48개의 스위치에 절연된 전력과 신호를 동시에 공급하기 위해, 2개의 고전압 케이블로 구성된 양극성 컨트롤 루프가 설계되었다. 최종적으로 10kV, 100A, 3kHz 사양을 갖는 양극성 펄스 모듈레이터가 구현되었으며, 저항부하 및 리액터 부하조건에서 테스트 되었다. 실험결과를 통해 제안하는 양극성 펄스 모듈레이터의 신뢰성이 검증되었다.

• 한국정보전자통신기술학회논문지
• /
• 제10권2호
• /
• pp.176-183
• /
• 2017

대용량 EEPROM 메모리를 테스트하는 경우 erase time과 program time이 많이 걸리는 문제가 있다. 또한 신뢰성 테스트를 진행하면서 각 스텝마다 EEPROM 셀의 문턱전압 VT를 테스트할 필요가 있다. 본 논문에서는 512kb EEPROM 셀 검증용 모듈 회로를 설계하였으며, negative VTE를 갖는 split gate EEPROM의 VT 측정을 위한 CG(Control Gate) 구동회로를 제안하였다. 제안된 CG 구동회로는 erase VT를 측정하기 위해 -3V~0V의 negative 전압이 인가될 수 있도록 asymmetric isolated HV (High-Voltage) NMOS 소자를 사용하였다. 그리고 test time reduction 모드에서는 even page, odd page, chip 단위로 erase나 program 수행이 가능하도록 회로를 설계하므로 512Kb EEPROM 전체 메모리를 erase하거나 program할 때 시간을 even page와 odd page를 이용하는 경우는 4ms, chip 전체로 하는 경우는 2ms로 테스트 시간을 줄일 수 있었다.

• 한국전자파학회논문지
• /
• 제29권10호
• /
• pp.791-798
• /
• 2018

CFAR(Constant False Alarm Rate)는 레이다 시스템에서 표적 탐지에 주요 사용된다. 그 중에서 OS(Ordered Statistic) CFAR는 비균일 잡음환경에서 사용된다. 그러나 OS CFAR는 참조 셀을 오름차순으로 정렬하여 임계값을 계산하므로 많은 연산량이 필요하다. 이로 인하여 실시간 적용에 어려움이 있다. 본 논문에서는 OS CFAR의 연산량을 줄이는 방안을 서술한다. 단순 표적 유무만 판단하기 위하여 참조 셀들을 오름차순 정렬하는 대신 참조 셀과 크기 비교하는 방식으로 수행하였다. 그리고 3개의 테스트 셀을 묶어 구역을 나누고, 구역 내에서 공통 참조 셀을 구하였다. 공통 참조 셀과 테스트 셀과의 크기 비교를 우선 수행함으로써 연산시간을 단축한다.

• 정보와 통신
• /
• 제32권5호
• /
• pp.87-90
• /
• 2015

스마트 소형셀은 반경 100 미터 내외의 작은 서비스 영역을 가지며, 소형셀 환경의 무선 채널 및 간섭 특성을 잘 활용하는 다중 안테나 기술과 간섭 제어 기술이 접목된 시스템이다. 본 논문에서는 스마트 소형셀의 요소 기술을 소개하고, 도심형 지형환경에서 시스템 레벨 시뮬레이션으로 LTE 매크로셀 대비 단위 면적당 용량증대를 평가한다. 또한 상용 Software Defined Radio를 활용한 실시간 테스트베드구현으로 요소 기술들의 타당성(feasibility)을 보인다.

• 대한전자공학회논문지SD
• /
• 제47권12호
• /
• pp.24-30
• /
• 2010

수율과 품질을 유지하기 위하여 불량 셀을 예비 셀로 수리하는 방법이 많이 사용되고 있다. 대부분의 메모리가 2차원 예비셀 구조를 갖는 상황에서, 최근의 Giga 용량 메모리의 경우 대부분의 칩에서 예비 셀에도 불량이 존재 한다. 본 논문에서는 예비 셀에 불량이 있는 경우를 고려한 자체 내장 수리연산 시 기존의 모든 자체 내장 수리연산 회로에 적용이 가능한 분석 영역 가상화 방법을 제시하였다. 분석 영역 가상화 방법은 향후 메모리 고용량화에 따른 필수 해결 사항인 에비 셀 불량에 대한 효과적인 대처방안이 될 수 있을 것이다.

• 전기전자학회논문지
• /
• 제23권1호
• /
• pp.1-8
• /
• 2019

본 논문에서는 18650 원통형 NCA 리튬이온 배터리로 구성된 고출력 직렬 배터리로 다양한 C-rate의 전기적 특성을 테스트한다. 테스트를 통해 추출한 14S1P 배터리 팩의 방전 용량 데이터와 4S1P 배터리 팩의 EV cycle 데이터를 통해 C-rate의 변화에 따른 전기적 특성을 분석한다. 분석을 통해 얻은 데이터를 기반으로 C-rate에 따른 방전용량 실험의 셀 간 전압 편차와 EV cycle 실험의 셀 간 전압 편차를 다중선형회귀 모델로 추정하여 선형적인 특징을 가진 데이터와 비선형적인 특징을 가진 데이터에 대한 각각의 추정성능을 검증한다. 모델의 추정성능을 검증하기 위해 추정 데이터와 실제 데이터의 RMSE를 구해 알고리즘의 정확성을 평가한다. 논문의 결과는 14S1P 배터리 팩의 방전 용량의 셀 간 전압 불균형과 4S1P 배터리 팩의 EV cycle의 셀 간 전압 불균형 중 선형적인 데이터인 방전 용량의 셀 간 불균형 데이터의 추정 성능이 더 뛰어난 것을 검증하는데 기여한다.