Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

An Analysis Region Virtualization Scheme for Built-in Redundancy Analysis Considering Faulty Spares

불량 예비셀을 고려한 자체 내장 수리연산을 위한 분석 영역 가상화 방법

  • 정우식 (연세대학교 전기전자공학과) ;
  • 강우헌 (연세대학교 전기전자공학과) ;
  • 강성호 (연세대학교 전기전자공학과)
  • Received : 2010.09.06
  • Accepted : 2010.10.27
  • Published : 2010.12.25
Download PDF
⟨ Previous Next ⟩

Abstract

In recent memories, repair is an unavoidable method to maintain its yield and quality. The probability of defect occurence on spare lines has been increased through the growth of the density of recent memories with 2 dimensional spare architecture. In this paper, a new analysis region virtualization scheme is proposed. the analysis region virtualization scheme can be applied with any BIRA (built-in redundancy analysis) algorithms without the loss of their repair rates. The analysis region virtualization scheme can be a viable solution for BIRA considering the faulty spare lines of the future high density memories.

수율과 품질을 유지하기 위하여 불량 셀을 예비 셀로 수리하는 방법이 많이 사용되고 있다. 대부분의 메모리가 2차원 예비셀 구조를 갖는 상황에서, 최근의 Giga 용량 메모리의 경우 대부분의 칩에서 예비 셀에도 불량이 존재 한다. 본 논문에서는 예비 셀에 불량이 있는 경우를 고려한 자체 내장 수리연산 시 기존의 모든 자체 내장 수리연산 회로에 적용이 가능한 분석 영역 가상화 방법을 제시하였다. 분석 영역 가상화 방법은 향후 메모리 고용량화에 따른 필수 해결 사항인 에비 셀 불량에 대한 효과적인 대처방안이 될 수 있을 것이다.

Keywords

References

  1. T. Kawagoe, J. Ohtani, M. Niiro, T. Ooishi, M. Hamada, and H. Hidaka, "A built-in self repair analyzer (CRESTA) for embedded DRAMs" in Proc. International Test Conference, pp.567-574, Oct. 2000.
  2. C.-T. Huang, C.-F. Wu, J.-F. Li, and C.-W. Wu, "Built-in Redundancy Analysis for Memory Yield Improvement," IEEE Trans. Reliability, vol. 52, pp.386-399, Dec.2003. https://doi.org/10.1109/TR.2003.821925
  3. P. Ohler, S. Hellebrand, and H.-J. Wunderlich, "An Integrated Built-in Test and Repair Approach for Memories with 2D Redundancy" in Proc. European Test Symposium (ETS), pp.91-96, May 2007.
  4. W. Jeong, I. Kang, K. Jin, and S. Kang, "A Fast Built-in Redundancy Analysis for Memories With Optimal Repair Rate Using a Line-Based Search Tree" in IEEE Trans. Very Large Scale Integration (VLSI) systems, vol.17, pp. 1665-1678, Dec. 2009
  5. K. Pagiamtzis, and A. Sheikholeslami, "Content- Addressable Memory (CAM) Circuits and Architectures: A Tutorial and Survey," IEEE Journal of Solid-State Circuits, vol. 41, no.3, pp.712-727, Mar. 2006. https://doi.org/10.1109/JSSC.2005.864128