• 한국산학기술학회논문지
• /
• 제18권4호
• /
• pp.504-510
• /
• 2017

본 논문은 소형 가전기기를 위한 AC DC 파워모듈 설계를 제시하고 효율과 신뢰성 및 안정성 특성을 나타낸다. 제안하는 파워모듈은 PCB 테스트보드에서 PWM 제어 IC 칩, 파워모스 소자, 트랜스포머, 각종 수동소자 (저항, 커패시터, 인덕터)를 사용하여 제작하였다. 본 논문에서 제시한 AC DC 파워모듈 회로 시뮬레이션 결과를 토대로 측정한 실험에서 입력전압은 상용전원 전압 220 V (RMS), 주파수 60 HZ의 교류전압(VAC : Voltage alternating current)을 사용 하였으며, 출력전압, OCP (over current protection), EMI(electromagnetic interference), PWM 신호 펄스, 효율 측정, 패키징 여부에 따른 발열측정 등을 실시하였다. 또한 파워모듈의 온도에 따른 특성변화와 트랜스포머 기준으로 1차측의 회로와 2차측 회로의 절연상태 확인을 하기 위한 내전압 테스트 등의 신뢰성테스트를 실시하였다. 효율 및 신뢰성 측정결과, AC DC 파워 모듈이 5 V의 출력전압, 200 mV의 리플, 약 73 %의 효율, 온도 약 $80^{\circ}C$ 까지 안정적으로 동작함을 확인하였으며, 4.2 kV의 크기로 60초 동안 견디는 내압 성능을 보였다.

• 대한용접접합학회:학술대회논문집
• /
• 대한용접접합학회 2009년 추계학술발표대회
• /
• pp.71-71
• /
• 2009

전자제품의 다양한 기능들의 융복합화 및 휴대 편의성 경향은 이제 더 이상 새로운 것이 아니다. 이러한 추세에 따라 전자부품들은 모듈화 되고, 휴대하기 용이해 지고 있다. 또한 다양한 제품 디자인에 적용하기 위해 제품에 장착되는 부품의 기구적 위치 배열의 한계 또한 제약 받고 있다. 따라서 최근의 전자부품은 모듈화 되고 있으며, 기구적 한계를 극복하기 위한 Flexible 모듈의 사용이 증가하고 있다. 또한 양산측면에서 Roll-to-Roll(R2R) 방식을 적용함으로써 생산성을 극대화 하고 있다. 이때 R2R 적용을 위해서는 제품이 굴곡 될 수 있도록 유연성이 보장되는 Bendable 전자모듈의 개발이 필수적으로 요구되고 있다. Flexible 기판은 더 이상 새로운 기술이 아니지만, Felxible 기판 내부에 칩이 내장되고, 회로가 형성되어 자체적으로 기능을 수행할 수 있도록 한 Bendable 전자모듈을 R2R 방식으로 제조하는 기술은 매우 새로운 접근이라 할 수 있다. 이러한 기술개발이 현실화 된다면, Wearable Electronics 및 Flexible Display 등 다양한 전자제품에 응용될 수 있을 것으로 기대된다. 그러나 이러한 제품의 상용화를 위해서는 Bendable 전자모듈에 대한 신뢰성이 확보되고, 제품으로써의 수명이 보증되어야 한다. 신규 개발되는 제품의 신뢰성 검증항목이나 수명평가 모델은 현재까지 제안되지 않고 있는 실정이다. 또한 다양한 사용 환경에서 고장(Failure) 발생을 유발하는 스트레스 인자(Stress Factor)를 도출함으로써, 가속시험 또는 신뢰성 검증을 위한 인가 스트레스를 선정할 수 있다. 그러나 이러한 고장물리를 기반으로 스트레스 인자를 해석한 결과는 아직 보고되고 있지 않다. 따라서 본 연구에서는 $50{\mu}m$ 두께의 Si Chip에 저항변화를 관찰하기 위한 회로를 형성한 후 폴리이미드 기판을 이용하여 Si Chip이 임베딩된 Bendable 전자모듈을 제작하였다. 전자모듈의 실사용 환경에서의 수명예측을 위한 사전단계로써 고장물리에 기반한 고장모드와 고장메카니즘을 해석하는 것이 최우선 수행되어야 하며, 이를 바탕으로 고장을 유발하는 스트레스 인자를 도출 하였다. 고장도출을 위해 시제품은 JEDEC J-STD-020C의 MSL시험, 고온가압시험, 열충격시험 및 고온저장시험을 각각 수행하였으며, 이로부터 발생된 각각의 고장유형을 분석함으로써 스트레스 인자를 도출하였다. 또한 모아레(Moire) 간섭계를 이용하여 제작된 샘플의 온도변화에 따른 변형해석을 수행하였고, 동시에 Half Symetry Model을 이용한 유한요소해석(FEA)을 수행하여 변형해석 및 스트레스 유발원인을 도출하였다. 이 결과로 부터 고장물리 기반의 고장해석과 Moire 분석 그리고 시뮬레이션 해석 결과를 바탕으로 Bendable 전자모듈의 고장유발 스트레스 인자를 해석할 수 있었다.

• 한국정보통신학회논문지
• /
• 제11권10호
• /
• pp.1899-1909
• /
• 2007

본 논문에서는 TFT-LCD 구동 IC 모듈의 소형화 측면에서 유리한 DC-DC 변환기 회로인 펌핑 커패시터 내장형 크로스-커플드 전하펌프(Cross-Coupled Charge Pump with Internal Pumping Capacitor) 회로가 새롭게 제안되었다. VGH 및 VGL 전하펌프 각각의 입력단과 전하 펌핑 노드를 연결하는 NMOS 및 PMOS 다이오드를 두어, 초기 동작 시 전하 펌핑 노드를 서로 같은 값으로 프리차지하여 대칭 적으로 전하 펌핑을 하도록 하였다. 그리고 첫 번째 전하 펌프의 구조를 다르게 설계하여 펌핑된 전하가 입력단으로 역류되는 현상을 방지하였다. 또한, 펌핑 클럭 구동 드라이버의 위치를 펌핑 커패시터 바로 앞에 두어 기생 저항으로 인한 펌핑 클럭 라인의 전압강하를 방지하여 구동능력을 향상 시켰다. 마지막으로 내장형 펌핑 커패시터를 Stack-MIM 커패시터를 사용하여 기존의 크로스-커플드 전하펌프 보다 레이아웃 면적을 최소화하였다. 제안된 TFT-LCD 구동 IC 용 전하펌프 회로를 $0.13{\mu}m$ Triple-Well DDI 공정을 사용하여 설계하고, 테스트 칩을 제작하여 검증하였다.

• 한국육종학회지
• /
• 제41권1호
• /
• pp.51-55
• /
• 2009

'자영'은 2003년 '대서' 품종과 AG34314 계통 간의 교잡 후대에서 유래되었으며, 국립식량과학원 고령지농업연구센터의 감자육종 프로그램을 거쳐 선발되었다. 2006년과 2007년 대관1-104호라는 계통명으로 지역적응시험을 수행하여 주요 생육특성, 괴경특성, 수량성 및 병해특성을 검토하였으며, 2007년 '자영'으로 명명하여 국립종자관리원에 신품종으로 출원하였다. '자영' 감자는 모양이 비교적 둥글고 눈이 얕으며 껍질과 속이 모두 자주색이다. ha당 평균 수량은 37.4톤이었고 봄재배에서 가장 높은 수량성을 나타냈다. '자영'은 감자더뎅이병과 잎말림바이러스병에 높은 저항성을 나타내었으나, 역병에는 감수성이었다. 건물함량은 비교적 높은 20.3%로서 칩가공용으로도 적합하였다. 안토시아닌 함량은 가을재배에서 가장 높은 43.7 mg/100 g이었고, 작형별 평균 함량은 '자심' 품종보다 4.7배 정도 더 많았다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2014년도 추계학술대회
• /
• pp.565-568
• /
• 2014

본 논문에서는 열전에너지 하베스팅을 위한 안정화된 출력을 갖는 0.2V DC/DC 변환기를 설계하였다. 열전소자의 저전압을 이용하기 위해 native NMOS 트랜지스터와 저항으로 이루어진 시동회로가 0.2V의 입력전압을 내부 컨트롤 블록 회로가 동작할 수 있는 VDD까지 승압한다. VDD가 원하는 전압 값에 도달하면 전압감지기가 이를 감지하고 시동회로에 공급되는 전류를 차단하여 전류소모를 최소화 한다. 이후 비교기의 출력에 따라 VDD를 일정전압 이상으로 유지하기 위한 부스트 변환기와 VSTO를 승압하기 위한 부스트 변환기를 번갈아가며 동작시켜서 VSTO를 벅 변환기가 동작하는 전압까지 승압해준다. VSTO가 2.4V 이상이 되면 벅 변환기가 동작하여 안정화된 최종 출력 VOUT을 얻는다. 모의실험 결과 설계한 변환기는 0.2V의 입력으로부터 1.8V의 안정화된 전압을 출력하며, 최대 전력효율은 60%이다. $0.35{\mu}m$ CMOS 공정을 사용하여 설계한 칩의 크기는 PAD를 포함하여 $1.1mm{\times}1.0mm$이다.

• 마이크로전자및패키징학회지
• /
• 제29권2호
• /
• pp.99-105
• /
• 2022

칩사이즈가 작아짐에 따라 선폭 또한 미세화되면서 인터커넥션의 밀집정도가 증가하고 있다. 그로 인해 캐패시터 층과 전기전도층의 저항 차이로 인해 RC delay가 문제되고 있다. 이를 해결하기 위해서는 높은 전기전도도의 전극과 낮은 유전율의 유전체 개발이 요구된다. 본 연구에서는 PCB (Print Circuit Board)의 회로를 외부요인으로부터 보호하는 상용 PSR (photo solder resist)과 우수한 내열 및 저유전 특성을 보유한 PI (polyimide)를 혼합하여 저유전체 잉크 개발을 진행하였다. 그 결과 PSR과 PI를 10:3으로 혼합한 잉크가 가장 우수한 결과를 보였으며 20 GHz와 28 GHz에서 각각 유전 상수 약 2.6, 2.37을 보였고, 유전손실은 약 0.022, 0.016으로 측정되었다. 차후 어플리케이션 적용 가능성 검증을 위해 테프론에 제작된 다양한 선폭의 전송선로에 평가하였으며 그 결과, PSR만 사용했을 때보다 PI와 혼합한 저유전체 잉크를 사용한 전송선로의 손실이 S21에서 평균 0.12 dB 덜 감소한 결과를 보였다.

• 한국결정성장학회지
• /
• 제22권1호
• /
• pp.5-10
• /
• 2012

일반적으로 mesa 구조의 발광다이오드 제작은 MOCVD법으로 수행되고 있다. 특히 개개의 발광다이오드 칩을 식각하고 분리하기 위해서 발광다이오드는 반응성이온식각(RIE)공정과 절단(scribing) 공정을 거치게 된다. 플라즈마를 이용한 건식식각공정인 RIE 공정은 결함, 전위, 표면의 댕글링 본드 형성과 같은 몇 가지 문제점을 유발하고, 이러한 이유로 인해 소자 특성을 저하시킨다. 선택영역성장법은 사파이어 기판 위에 고품질의 GaN 에피층을 성장시키는 방법으로써 주목받고 있다. 본 논문에서는 고품질의 막을 제작하고 공정을 간소화하기 위해서 선택영역성장법을 도입하였고, 기존의 발광다이오드 특성에 영향을 주지 않는 선택영역의 크기를 규정하고자 한다. 실험에 사용된 원형의 선택성장영역의 직경크기는 2500, 1000, 350, 200 ${\mu}m$이고, 선택성장 된 발광다이오드의 소자 특성을 얻고자 SEM, EL, I-V 측정을 시행하였다. 주된 발광파장의 위치는 직경크기 2500, 1000, 350, 200 ${\mu}m$에서 각각 485, 480, 450, 445 nm로 측정되었다. 직경 350, 200 ${\mu}m$에서는 불규칙한 표면과 기존 발광다이오드보다 높은 저항 값을 얻을 수 있었지만, 직경 2500, 1000 ${\mu}m$에서는 평탄한 표면과 앞서 말한 350, 200 ${\mu}m$의 특성보다 우수한 전류-전압 특성을 얻을 수 있었다. 이러한 결과들로 기존 발광다이오드의 특성에 영향을 주지 않는 적당한 선택성장 직경크기는 1000 ${\mu}m$ 이상임을 확인하였다.

• 대한전자공학회논문지TC
• /
• 제46권12호
• /
• pp.6-13
• /
• 2009

X-대역의 위상 배열 시스템에 응용 가능한 전력 증폭기, 6-bit 위상 변위기, 6-bit 디지털 감쇠기 및 SPDT 송수신 스위치를 각각 설계 및 측정하였다. 모든 회로는 CMOS 0.18 um 공정을 사용하여 구현되었다. 전력 증폭기는 2-단 차동 및 cascode 구조를 가지며, 20 dBm 의 P1dB, 19%의 PAE 의 성능을 8-11 GHz 주파수 대역에서 보였다. 6-bit 위상 변위기는 Embedded switched filter 구조를 가지며, 스위치용 nMOS 트랜지스터 및 마이크로스트립 선로로 인덕턴스를 구현하였다. $360^{\circ}$ 위상 제어가 가능하며 위상 해상도는 $5.6^{\circ}$ 이다. 8-11 GHz 주파수 대역에서 RMS phase 및 amplitude 오차는 $5^{\circ}$ 및 0.8 dB 이하이며, 삽입손실은 약 $-15.7\;{\pm}\;1,1\;dB$ 이다. 6-bit 디지털 감쇠기는 저항 네트워크와 스위치가 결합된 Embedded switched Pi-및 T-구조이며, 위상 배열 시스템에서 요구하는 낮은 통과 위상 변동 특성을 가지는 구조가 적용되었다. 최대 감쇠는 31.5 dB 이며 진폭 해상도는 0.5 dB 이다. 8-11 GHz 주파수 대역에서 RMS amplitude 및 phase 오차는 0.4 dB 및 $2^{\circ}$ 이하이며, 삽입손실은 약 $-10.5\;{\pm}\;0.8\;dB$ 이다. SPDT 송수신 스위치는 series 및 shunt nMOS 트랜지스터의 쌍으로 구성되었으며 회로의 면적을 최소화하기 위해 1개의 수동 인덕터만으로 SPDT 기능을 구현하였다. 삽입손실은 약 -1.5 dB, 반사손실은 -15 dB 이하이며, 송수신 격리 특성은 -30 dB 이하이다. 각각의 칩 면적은 $1.28\;mm^2$, $1.9mm^2$, $0.34\;mm^2$, $0.02mm^2$ 이다.

• 청정기술
• /
• 제29권4호
• /
• pp.255-261
• /
• 2023

파워반도체는 전력의 변환, 변압, 분배 및 전력제어 등을 감당하는데 사용되는 반도체이다. 최근 세계적으로 고전압 파워반도체의 수요는 다양한 산업분야에 걸쳐 증가하고 있는 추세이며 해당 산업에서는 고전압 IGBT 부품의 최적화 연구가 절실한 상황이다. 고전압 IGBT개발을 위해서 wafer의 저항값 설정과 주요 단위공정의 최적화가 완성칩의 전기적특성에 큰 변수가 되며 높은 항복전압(breakdown voltage) 지지를 위한 공정 및 최적화 기술 확보가 중요하다. 식각공정은 포토리소그래피공정에서 마스크회로의 패턴을 wafer에 옮기고, 감광막의 하부에 있는 불필요한부분을 제거하는 공정이고, 이온주입공정은 반도체의 제조공정 중 열확산기술과 더불어 웨이퍼 기판내부로 불순물을 주입하여 일정한 전도성을 갖게 하는 과정이다. 본 연구에서는 IGBT의 3.3 kV 항복전압을 지지하는 ring 구조형성의 중요한 공정인 field ring 식각실험에서 건식식각과 습식식각을 조절해 4가지 조건으로 나누어 분석하고 항복전압확보를 위한 안정적인 바디junction 깊이형성을 최적화하기 위하여 TEG 설계를 기초로 field ring 이온주입공정을 4가지 조건으로 나누어 분석한 결과 식각공정에서 습식 식각 1스텝 방식이 공정 및 작업 효율성 측면에서 유리하며 링패턴 이온주입조건은 도핑농도 9.0E13과 에너지 120 keV로, p-이온주입 조건은 도핑농도 6.5E13과 에너지 80 keV로, p+ 이온주입 조건은 도핑농도 3.0E15와 에너지 160 keV로 최적화할 수 있었다.