• 제목/요약/키워드: 출력-궤환

검색결과 265건 처리시간 0.02초

적응필터링에 의한 덕트계의 능동소음제어 (Active Noise Control in Ductilike System using Adaptive Filtering)

  • 이태연;김상명;송원식;오재응
    • 한국소음진동공학회:학술대회논문집
    • /
    • 한국소음진동공학회 1991년도 춘계학술대회논문집; 한국해사기술연구소, 대전; 1 Jun. 1991
    • /
    • pp.17-22
    • /
    • 1991
  • 최근 기계장치로부터 발생하는 소음을 감소시키는 새로운 방법으로서, 능동 적으로 소음을 제어하는 방법에 대한 연구가 활발히 진행되고 있다. 이것은 원하지 않는 소음을 그 신호의 역위상을 갖는 부가음을 이용하여 능동적으 로 감쇠시키는 방법으로서, 저주파수 대역에서 비효율적인 수동적인 방법인 소음기둥에 대한 대안으로 많은 학자들의 관심의 대상이 되어 왔다. 초기에 는 소음을 줄이기 위해 요구되는 여러가지 음향요소의 전달함수를 제어하는 데 대한 불가능성으로 인해 능동 소음제어에 대한 실질적인 발전이 지연되 어 왔으나 최근 마이크로 컴퓨터를 비롯한 전자공학의 발전으로 인해 적응 신호처리 분야가 등장하게 되었으며, 음향계의 소음을 원하는 수준까지 제어 하는 능동 소음제어의 실시간 구현이 가능하게 되었다. 그 중에서도 음이 1 차원적으로 전파한다고 볼 수 있는 길이가 긴 덕트구조물에서의 능동 소음 제어는 가장 기본적이며 현실적으로 자동차 배기계나 냉동.공조설비에 있어 서 실용적으로 적용할 수 있는 문제임 만큼 많은 연구가 이루어지고 있다. 이러한 능동 소음제어 방법을 음향계에 적용하였을 때, 부가적인 음을 발생 하는 제어용 스피커로 인해 입력마이크로폰으로의 음향궤환이 존재하고 이 에 따라 제어계가 불안정해질 수 있으며, 또한 변환기의 사용으로 인한 부가 적인 전달함수가 존재하므로 이에 대한 중요한 의미를 갖고 고려하여야 한 다. 본 연구에서는 적응 필터링 이론에 의한 소음원의 입력신호에 대한 최적 한 예측으로써 부가음을 발생시키고, 입력신호 및 제어된 출력신호간의 차인 오차를 최소화 시키도록 하는 오차적응제어법을 이용한 능동소음 제어 방법 을 제시하였다. 이와 아울러 제어계의 환경변화에 따른 파라메타의 변화에 적응적으로 응답이 가능해야 하는 적응 소음제어 시스템에서, 음향궤환과 함 께 필히 고려해야 하는 부가적인 전달함수의 영향을 고려한 능동 소음제어 에 대해 연구하였다. 경량화 추세에 따라 지반이나 케이싱이 경량이거나 유연하여 회전축과 동적으로 연성된 경우 회전축-베어링-지반으로 이루어진 2중구조의 회전축 계 동특성을 해석할 수 있는 프로그램을 개발하므로서 회전 기계류의 진동 전반에 걸친 문제점에 대한 그 원인과 현상을 명확히 분석하여 국내의 전기 계류의 보다 신뢰성있는 설계 및 제작자료를 확보하는데 기여할 수 있게 하 였다.존의 small molecular Gd-chelate에 비해 매우 큼을 알 수 있었다. MnPC는 간세포에 흡수된 후 담도계로 배출되는 간특이성 조영제임을 확인하였다. 장비 내에서 반복 시행한 평균값의 차이는 대체적으로 유의한 차이가 없었으나, 다른 장비에서 반복 시행한 장비간의 사이에는 유의한 차이가 있는 경우가 더 많았다. 따라서 , MRS 검사를 소뇌나 뇌교의 어떤 절환에 적용하기 전에 각 장비 마다 정상 기준치를 반드시 얻은 후에 이상여부를 판 정하는 것이 필수적이라고 생각된다.EX> 이상이 적절한 진단기준으로 생각되었다. $0.4{\;}\textrm{cm}^3$ 이상의 좌우 부피차를 보이는 모든 증례에서 육안적으로도 해마위축이 뚜렷이 나타났다. 결론 : MR영상을 이용한 해마의 부피측정은 해마경화증 환자의 진단에 있어 육안적인 MR 진단이 어려운 제한된 경우에만 실제적 도움을 줄 수 있는 보조적인 방법으로 생각된다.ofile whereas relaxivity at high field is not affected by τS. On the other hand, the change in τV does not affect low field profile but strongly in fluences on both inflection fie이 and the maximum relaxivity value. The results shows a fluences on both inflection field

  • PDF

시간제약 조건하에서 순차 회로를 위한 수행시간을 개선한 CPLD 기술 매핑 알고리즘 개발 (Development of CPLD Technology Mapping Algorithm for Sequential Circuit Improved Run-Time Under Time Constraint)

  • 윤충모;김희석
    • 대한전자공학회논문지SD
    • /
    • 제37권4호
    • /
    • pp.80-89
    • /
    • 2000
  • 본 논문에서는 시간제약 조건하에서 순차회로를 위한 새로운 CPLD 기술매핑 알고리즘을 제안한다. 본 기술매핑 알고리즘은 주어진 순차회로의 궤환을 검출한 후 궤환이 있는 변수를 임시 입력 변수로 분리한다. 조합논리 부분을 DAG로 표현하여 그래프 분할과 collapsing, bin packing을 수행한다. 그래프 분할에서 DAG의 각 노드를 검색한 후, 출력 에지의 수가 2이상인 노드를 분할하지 않고 노드만을 복제(replication)하여 팬 아웃 프리 트리로 재구성한다. 이러한 구성 방법은 주어진 시간 조건 안에서 기존의 CPLD 기술매핑 알고리즘으로 제안된 TEMPLA보다 적은 면적으로 회로를 구현하고, TMCPLD의 단점인 전체 수행시간을 개선하기 위한 것이다. 본 논문에서 제안한 기술매핑 알고리즘을 MCNC 논리합성 벤치마크 회로들에 적용하여 실험한 결과 기존의 CPLD 기술 매핑 툴인 TEMPLA에 비해 CLB의 수가 17.01% 감소되었고, TMCPLD에 비해 수행 시간이 감소되었다.

  • PDF

등화형 디지털 동일 채널 중계기 Part 1 : 실험실 테스트 결과 (Equalization Digital On-Channel Repeater Part 1 : Laboratory Test Results)

  • 박성익;이용태;음호민;서재현;김흥묵;김승원;이수인
    • 방송공학회논문지
    • /
    • 제10권2호
    • /
    • pp.210-220
    • /
    • 2005
  • 본 논문에서는 ATSC(Advanced Television Systems Committee) 지상파 디지털 TV 방송 방식을 사용하는 등화형 동일 채널 중계기(Equalization Digital On-Channel Repeater: EDOCR)에 대한 실험실 테스트 결과를 기술하고, 그 결과를 분석한다. 캐나다 CRC(Communications Research Centre)에서 수행된 EDOCR실험실 테스트는 수신부 테스트, 송신부 테스트, 그리고 EDOCR 송수신 신호의 주파수 일치 여부 테스트로 구분된다. 수신부 테스트는 궤환 신호, 랜덤 잡음, 단일 에코, 다중경로 앙상블, NTSC와 DTV간섭 테스트 등을 포함하며, 송신부 테스트는 대역외 방사, 송신신호의 품질, 위상 잡음 테스트 등을 포함한다. 실험실 테스트 결과에 의하면, EDOCR 수신부는 $0\~11s$ 범위 내의 평균 5.5dB 궤환 또는 단일 에코 신호를 제거할 수 있으며, 랜덤 잡음에 대한 TOV(Threshold of Visibility)는 평균 18.6dB이다. 또한, EDOCR 송신부 출력 신호는 미국의 FCC(Federal Communications Commission) 규격을 만족하며, 송수신 신호의 주파수는 일치한다.

시간제약 조건하에서 순차 회로를 위한 CPLD 기술 매핑 알고리즘 개발 (Development of CPLD technology mapping algorithm for Sequential Circuit under Time Constraint)

  • 윤충모;김희석
    • 한국정보처리학회논문지
    • /
    • 제7권1호
    • /
    • pp.224-234
    • /
    • 2000
  • 본 논문에서는 시간제약 조건하에서 순차회로를 위한 새로운 CPLD 기술매핑 알고리즘을 제안한다. 본 기술매핑 알고리즘은 주어진 순차회로의 궤환을 검출한 후 궤환이 있는 변수를 임시 입력 변수로 분리한 후 조합논리 부분을 DAG로 표현한다. DAG의 각 노드를 검색한 후, 출력 에지의 수가 2이상인 노드를 분할하지 않고 노드만을 복제(replication)하여 팬 앙웃 프리 트리로 재구성한다. 이러한 구성 방법은 주어진 시간 조건 안에서 기존의 CPLD 기술 매핑 알고리즘으로 제안된 TEMPLA보다 적은 면적으로 회로를 구현하고, TMCPLD의 단점인 전체 수행 시간을 개선하기 위한 것이다. 시간제약 조건과 소자의 지연시간을 이용하여 그래프 분할이 가능한 다단의 수를 정하고, 각 노드의 OR 텀수를 비용으로 하는 초기비용과 노드 병합 후 생성될 OR 텀수인 전체비용을 게산하여 CPLD를 구성하고 있는 CLV의 OR텀수보다 비용이 초과되는 노드를 분할하여 서브그래프를 구성한다. 분할된 서브그래프들은 collapsing을 통해 노드들를 병합하고, 주어진 소자의 CLB안에 있는 OR텀 개수에 맞게 Bin packing를 수행하였다. 본 논문에서 제안한 기술매핑 알고리즘을 MCNC 논리합성 벤치마크 회로들에 적용하여 실험한 결과 기존의 CPLD 기술 매핑 툴인 TEMPLA에 비해 CLB의 수가 15.58% 감소되었고, TMCPLD에 비해 수행 시간이 감소되었다.

  • PDF

시간 제약 조건하에서 면적을 고려한 효율적인 CPLD 기술 매핑 (An Efficient CPLD Technology Mapping considering Area under Time Constraint)

  • 김재진;김희석
    • 대한전자공학회논문지SD
    • /
    • 제38권1호
    • /
    • pp.79-85
    • /
    • 2001
  • 본 논문에서는 시간제약 조건하에서 면적을 고려한 CPLD 기술매핑 알고리즘을 제안한다. 본 기술매핑 알고리즘은 주어진 EDIF나 부울식의 불린 네트워크에서 궤환을 검출한 후 궤환이 있는 변수를 임시 입력변수로 분리하여 조합논리회로로 구성한다. 구성된 회로는 DAG 형식으로 표현한다. DAG에서 각 노드를 검색한 후, 출력 에지의 수가 2이상인 노드는 분할하지 않고 노드만을 복제(replication)하여 팬 아웃 프리트리로 재구성한다. 이러한 구성 방법은 주어진 시간 조건 안에서 기존의 CPLD 기술 매핑 알고리즘으로 제안된 TEMPLA보다 적은 면적으로 회로를 구현하고, TMCPLD의 단점인 전체 수행 시간을 개선하기 위한 것이다. 시간제약 조건과 소자의 지연시간을 이용하여 그래프 분할이 가능한 다단의 수를 결정한다. 각 노드가 가지고 있는 OR 텀수를 비용으로 하는 초기비용과 노드 병합 후 생성될 OR 텀수인 전체비용을 계산하여 CPLD를 구성하고 있는 CLB의 OR텀수보다 비용이 초과되지 않는 노드를 병합하여 매핑 가능한 클러스터를 구성한다. 매핑 가능 클러스터들 중에서 가장 짧은 다단의 수를 갖는 클러스터들을 선택하여 그래프 분할을 수행한다. 분할된 클러스터들은 콜랍싱(collapsing)을 통해 노드들을 병합하고, 주어진 소자의 CLB안에 있는 OR텀 개수에 맞게 빈 패킹(Bin packing)을 수행하였다. 본 논문에서 제안한 기술매핑 알고리즘을 MCNC 논리합성 벤치마크 회로들에 적용하여 실험한 결과 DDMAP에 비해 62.6%의 논리블록의 수가 감소되었고, TEMPLA에 비해 17.6% 감소되었다. TMCPLD와의 결과 비교는 조합논리 회로의 5개 회로만을 비교한 결과 4.7% 감소되었다. 이와같은 실험결과는 CPLD를 이용한 기술매핑에 상당한 효율성을 제공할 것으로 기대된다.

  • PDF

협대역 무전기용 카테지안 루프 칩 설계 및 구현 (Design and Implementation of Cartesian Loop Chip for the Narrow-Band Walky-Talky)

  • 정영준;최재익;오승엽
    • 한국통신학회논문지
    • /
    • 제27권9C호
    • /
    • pp.871-878
    • /
    • 2002
  • RZ-SSB(Real Zero-Single Sideband) 변조 기술을 이용하는 협대역 무전기용 송신기에 가장 핵심적인 부품들 중의 하나인 카테지안 루프 칩을 0.35$\mu\textrm{m}$ CMOS 기술을 이용하여 설계하고 제작하였다. 직접변환 방식 및 카테지안 루프 칩을 이용하여 요구되는 부품 수를 줄임에 의하여 송신부의 저비용 및 소형화가 가능하고, 이를 통하여 송신 전력 효율 및 선형성을 향상시켰다. 또한 CMOS 기술을 통하여 저전력 구동이 가능하도록 하였다. 송신기 성능 시험 결과 개루프 시 약 37㏈m (5W) 의 송신 출력에서 카테지안 루프 칩을 구동하여 즉, 폐루프 상태에서 -23㏈c의 상호변조 왜곡 특성 개선 및 SSB 신호 특성을 -30㏈c 이하로 억압하였다. 또한, 상기 언급된 송신 특성 개선에 가장 영향을 미치는 성분들인 DC-offset 성분, 궤환 루프에서 발생하는 왜곡 성분을 보상하기 위한 루프 이득 및 위상 값들을 조정할 수 있도록 컴퓨터와의 외부 인터페이스를 구현하여 S/W적으로 이러한 값들을 제어할 수 있도록 프로그램화 하였다.

바이어스 동조를 이용한 위상 고정 유전체 공진 발진기에 관한 연구 (A Study on the Phase-looked Dielectric Resonator Oscillator using Bias Tuning)

  • 류근관;이두한;홍의석
    • 한국통신학회논문지
    • /
    • 제19권10호
    • /
    • pp.1982-1990
    • /
    • 1994
  • 본 논문에서는 PLL(Phase Locked Loop)의 궤환 성질을 이용한 Ku-band ($10.95\sim11.70Hz$)용 위상고정 유전체공진 발진기를 설계 및 제작하였다. 유전체 공진 발진기에 인가되는 바이어스 중 게이트 바이어스의 변화에 대한 중심 주파수의 변화를 이용하여 전압제어 주파수 변화부를 제거하였고 위상 s비교를 위해서는 샘플링 위상 비교기를 이용하였다. 위상고정 유전체 공진 발신기는 X-band 주파수 대역의 유전체 공진 발진기 신호를 샘플링 위상 비교기에 인가하여 VHF대역의 기준 신호에 위상고정 시켜 높은 주파수 안정도를 얻는 것으로 유럽형 FSS(Fixed Satellite Service)를 위한 10.00GHz로 구현하였다. 측정 결과 본 논문의 위상고정 유전체 공진 발진기는 유전체 공진 발진기보다 높은 주파수 안정도를 보였으며, 10.00GHz 에서 출력전력 8.67dBm과 2차 고조파는 -42dBc이하이었고, carrier로 보터 10kHz 벗어난 점에서 -81 dBc/Hz 이하의 위상 잡음을 얻었다.

  • PDF

철도차량 보조전원장치의 순시전압제어 (Instantaneous Voltage Control Scheme of Auxiliary Power Supply System for Electric Railway Vehicles)

  • 김재식;최재호;임성수;이은규
    • 전력전자학회논문지
    • /
    • 제4권4호
    • /
    • pp.349-356
    • /
    • 1999
  • 본 논문에서는 철도차량용 보조전원장치에 순시전압제어기법을 적용할 때 발생하는 문제들의 해결방안을 제시한다. 비선형부하나 과도상태에서 빠른 응답특성을 얻기 위해 순시전압제어기법을 사용할 때 LC 필터의 공진문제와 존재하는 정상상태 오차가 더욱 심각해진다. 인버터 출력측 LC 필터에 기인하는 공진현상을 억제하기 위해 전압전달함수의 제동비를 증가시키기 위한 방안으로 필터 커패시터 궤환제어기가 고려되었다. 그리고 교류전압 순시제어시 존재하는 정상상태 오차를 제거하기 위하여 고이득 전달함수를 기존의 PI 제어기에 첨가하였다. 이론적인 분석이 시뮬레이션 결과와 함께 잘 설명되어져 있다. 제안된 기법의 타당성을 5kVA급 시제품에 대한 시뮬레이션과 실험을 통하여 입증하였다.

  • PDF

UHF 대역용 Cartesian Feedback Loop 선형화 칩 설계 (Design of Cartesian Feedback Loop Linearization Chip for UHF Band)

  • 강민수;정영준;오승엽
    • 한국전자파학회논문지
    • /
    • 제21권5호
    • /
    • pp.510-518
    • /
    • 2010
  • 본 논문에서는 UHF 대역(380~910 MHz)의 간이 무선 및 TRS(Trunked Radio System) 단말기에서 이용 가능한 CFL(Cartesian Feedback Loop) 선형화 칩을 Si 기반의 $0.6\;{\mu}m$ BiCMOS 공정을 이용하여 설계 및 제작한 결과를 보였다. 단말기의 송신 전력을 가변하기 위한 이득 제어 회로를 궤환 경로뿐만 아나라 순방향 경로에도 삽입함으로써 CFL의 안정성을 일정하게 유지하도록 하였으며, 무전기 PTT(Push-To-Talk) 동작에 적합하고 구현이 용이한 S/H(Sample & Hold) 구조를 이용한 DC-offset 제거 기능을 구현하였다. 송신 시험 결과, CQPSK(Compatible QPSK) 신호 인가 시, PEP(Peak Envelope Power) 3 W(34.8 dBm) 출력에서 FCC의 방사 마스크 규격을 만족함을 확인하였으며, Two-tone 인가 시, 30 dB 이상의 3차 IMD 성분 개선을 확인하였다.

전압형 인버터(VSI)에서 사다리꼴파형을 이용한 MRA PWM 기법에 관한 연구 (A Study on The MRA PWM Technique Using the Trapezoidal Waveform at Voltage Source Inverter(VSDI))

  • 한완옥;원영진;이성백
    • 한국조명전기설비학회지:조명전기설비
    • /
    • 제7권2호
    • /
    • pp.36-40
    • /
    • 1993
  • 본 논문에서는, 고조파 제거를 위해 PWM 기법을 사용할 때 회로의 구성이 복잡해지고, 제어가 어렵다는 단점을 개선하기 위하여 기준 신호와 부하의 기준 모델(Model)에서 유도된 궤환 신호를 폐루프 처리하여 비교함으로써 인버터의 게이팅 신호를 발생하는 MRA(Model Reference Adaptive)PWM 기법을 제시하였고, 제어기의 구성을 마이크로프로세서 및 아나로그 회로로 설계하였다. 일반적인 정현 PWM 기법을 사용했을 경우, PWM기법을 이용하여 전원에 대한 출력 전압의 비가 낮기 때문에 발생되는 전압 이용율 저하를 MRA PWM 기법을 이용하여 보상할 수 있었다. 또한 사다리꼴(Trapezoidal) 신호를 기준 신호로 사용함으로써 선전류의 저차 고조파를 줄일 수 있었으며, 비교적 간단한 수식을 이용하여 실시간 계산(On-line computation)으로 스위칭 패턴을 발생하였다.

  • PDF