• 대한전자공학회논문지SD
• /
• 제46권6호
• /
• pp.16-24
• /
• 2009

본 논문에서는 인덕터와 커패시터를 집적화한 DC-DC 벅 변환기를 설계하였다. 출력전압의 리플크기를 줄이기 위해 stacked interleaved 방식을 이용하였고 변환기의 제어부는 전압모드 방식의 제어방법을 사용하여 설계하였다. 설계한 DC-DC 벅 변환기는 표준 $0.5{\mu}m$ CMOS 공정으로 제작 중이며 전체면적은 $9mm^2$이다. 설계된 회로는 $3V{\sim}5V$의 입력전압에서 동작하며 LC 필터의 크기를 줄이기 위해 50MHz의 주파수로 동작하였다. 최대 250mA의 부하전류 구동이 가능하며 최대 71%의 전력변환 효율을 가졌다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2017년도 전력전자학술대회
• /
• pp.312-313
• /
• 2017

전력계통 주파수를 증대시키면 변압기를 비롯하여 전력변환기의 사이즈는 감소하나 부하에 따른 선로전압 강하가 크게 나타난다. 전력계통의 주파수는 전력전송이 이루어지는 거리에 따라 최적의 주파수로 운용한다면 전체시스템의 구성단가를 낮출 수 있다. 해외에서는 장거리전송을 위해 20[Hz] 전력전송에 대한 연구가 활발히 연구되고 있다. 항공모함과 같은 단거리 전력전송에서는 400[Hz] 전력전송을 사용하고 있다. 본 논문은 배전시스템의 주파수설정에 따른 변압기 및 전력변환기영역에서 장단점을 비교하여 경제성을 분석하여 마이크리드 시스템에 따라 그 적용 타당성을 연구하였다.

• 한국전자파학회논문지
• /
• 제24권11호
• /
• pp.1047-1054
• /
• 2013

본 논문은 다중 대역 레이더 수신기의 소형화를 위한 이중 모드 주파수 혼합기를 구현하였다. 제안한 혼합기는 역병렬 다이오드(anti-parallel diode)를 이용하였고, 제어 전압 유무에 따라 기본파 혼합기 또는 부고조파 혼합기로 동작한다. 제어 전압을 인가하여 기본파 혼합기로 동작하는 경우, X-대역에서 -10 dB 변환 손실, 2.0 dBm P1dB 특성을 나타내었고, 제어 전압을 인가하지 않은 부고조파 혼합기로 동작하는 경우 K-대역에서 -10 dB 변환 손실, 2.0 dBm P1dB 특성을 나타내었다.

• 센서학회지
• /
• 제6권3호
• /
• pp.194-199
• /
• 1997

자기센서가 전압이나 전류의 형태 그대로 출력되는 경우에 발생되는 잡음 유입 및 전압 손실 문제를 개선하기 위하여 소자부는 CMOS공정을 이용하여, 포화영역에서 동작하는 2 drain의 MAGFET을 설계 제작하고, 연산증폭기를 이용한 I-V변환회로, VCO(Voltage Controlled Oscillator)를 만들고 Schmitt trigger에 의한 주파수(Pulse) 변환회로의 시스템부를 하이브릿드 IC로 구성하여 packaging했다. 이 때 자기센서 절대감도는 1.9 V/T, 적감도는 $3.2{\times}10^{4}\;V/A{\cdot}T$ 이었으며 190 kHz/T의 안정된 출력 주파수 특성을 얻을 수 있었다.

• 대한의용생체공학회:의공학회지
• /
• 제21권4호
• /
• pp.345-351
• /
• 2000

본 연구는 심전신호와 부가정보 신호의 다중신호를 주파수분할 다중방식과 주파수변조에 의해 무선전송하기 위함이다. 심전신호는 전극으로부터 유도되고 아날로그 증폭기에 의해 증폭된다. 전극 전착부실, 간호사 호출 및 저전압 배터리 신호의 부가정보 신호는 서로 주파수가 중복되지 않도록 발진되고 주파수분할 다중방식에 의해 합성되어 주파수 변조된다. 주파수 변조된 신호는 콜피츠회로에 의해 발진된 기본 반송파로 주파수 변조되고 체배되어 송신 반송주파수로 변환된다. 수신된 신호는 슈퍼헤테로다인 방식에 의해 중간주파수로 변환되고 쿼드래처 복조기에 의해 주파수 변조된 신호는 복조된다. 펄스카운터와 저역통과필터에 의해 심전신호와 부가정보 신호들은 복조된다.

• 한국전자파학회논문지
• /
• 제27권9호
• /
• pp.825-833
• /
• 2016

본 논문에서는 $0.18{\mu}m$ CMOS 공정을 사용한 저 전력 고 이득 주파수 상향변환기를 이용하여 IEEE 802.15.4 규격을 만족하는 직접 변환 송신기를 제안 및 설계한다. 설계된 RF 직접 변환 송신기는 차동입력 디지털-아날로그 변환기, 수동 저역통과 필터, 가변이득 증폭기, Quadrature 주파수 상향 변환기 그리고 차동 출력 구동증폭기로 구성되어 있다. 제안하는 직접변환 송신기에서 핵심적인 부분은 2.4 GHz Zigbee 규격을 저 전력으로 구동하는데 있다. 특히 Quadrature 주파수 상향변환기는 이득 Boosting을 통하여 적은 전류 소모로도 충분한 이득과 선형성을 보이고 있다. 측정결과, 공급전압 1.2 V에서 송신기의 총 소모 전류는 7.8 mA이고, 최대 출력 전력은 0 dBm 이상 그리고 -30 dBc의 ACPR(Adjacent Channel Power Ratio)을 나타내고 있다.

• 전기전자학회논문지
• /
• 제18권3호
• /
• pp.320-327
• /
• 2014

최근 휴대용 전자기기의 발달로 인해 전력관리회로 기술의 중요성이 증가하고 있다. 본 논문에서는 휴대기기를 위한 고성능 DC-DC 벅 변환기를 설계하였으며 특히 출력에서의 리플 전압을 작게 하고 수 A급의 대용량 출력전류의 안정적인 구동이 가능하도록 2-페이스 구조를 사용하여 설계하였다. 설계된 전압모드 2-페이스 벅 변환기는 $0.35{\mu}m$ CMOS 공정을 통하여 칩으로 제작되었고 전체 칩의 크기는 $2.35{\times}2.35mm^2$, 동작주파수는 4MHz, 최대 4A의 부하전류를 구동할 수 있으며 최대 변환효율은 91% 이다.

• 전자공학회논문지C
• /
• 제36C권9호
• /
• pp.13-19
• /
• 1999

본 논문에서는 1mW의 낮은 전력소모를 갖는 8-bit 100KSPS CMOS A/D 변환기를 설계, 제작하였다. Cyclic 구조를 갖는 A/D 변환기에서 발생하는 연산증폭기의 시스템적인 offset 전압을 효과적으로 감소시키기 위해, 새로운 시스템적인 offset 전압 제거 기술을 제안하였다. 또한 기존 Gain 증폭기에서 발생하는 오차를 감소시키기 위해 완전 차동 구조의 Gain 증폭기를 설계하였다. 제안된 A/D 변환기는 $0.6{\mu}m$ single-poly triple-metal n-well CMOS 공정을 사용하여 제작되었으며, +3V 단일 공급전압에서 DNL과 INL은 ${\pm}1LSB$ 이내로 측정되었고, 100KHz의 샘플링 주파수에서 43dB의 SNR를 갖는다. 측정된 최대전력소모는 $980{\mu}W$로 나타났다.

• 전기전자학회논문지
• /
• 제13권4호
• /
• pp.9-14
• /
• 2009

이 논문에서는 혼성 신호 집적회로 상의 온칩 전원전압 잡음을 측정하는 회로에 대해 기술하였다. 온칩 상의 전원전압 잡음을 측정함으로서 잡음이 아날로그 회로에 미치는 영향을 확인하고 이를 보상하는 정보로도 사용할 수 있다. 이 회로는 동일하지만 독립적인 두 개의 채널로 구성되어 있다. 각 채널은 샘플 앤 홀드와 전압 제어 발진기를 포함한 주파수-디지털 변환 블록으로 구성되어 있다. 간단한 아날로그-디지털 변환 방법을 사용해서 시간 기준 전압 정보와 주파수 기준 전력 스펙트럼 밀도를 얻을 수 있다. 버퍼는 넓은 대역폭을 갖는 유닛 게인 버퍼로 동작하고, 전압 제어 발진기는 해상도를 높이기 위한 높은 증폭도를 가지고 있다. 이 회로는 0.18um CMOS 공정으로 설계되었으며 측정된 해상도는 2.06mV/count 이다. 전원잡음 측정회로는 15mW의 전력을 소모하며 $0.768mm^2$의 면적을 차지한다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2013년도 전력전자학술대회 논문집
• /
• pp.171-172
• /
• 2013

본 논문에서는 저 전압원과 고 전압원간의 양방향 전력 변환에 적합한 절연형 양방향 DC-DC 컨버터를 제안한다. 제안하는 컨버터는 저압 측에 전류형 능동 클램프 푸쉬풀 컨버터 구조와 고압 측에 배전압 회로를 가지는 하프 브릿지 구조를 가진다. 저압 측의 전류형 컨버터의 적용은 별도의 필터 없이도 저압 측의 전류 리플의 저감 효과 시킬 수 있으며, 고 주파수 변압기의 턴 비를 낮출 수 있다. 또한 배전압 회로를 통해 전류 대비 고압 측 소자의 전압 스트레스의 저감 효과를 기대할 수 있다. 최종적으로 제안하는 컨버터의 모의 실험결과를 통해 타당성을 검증한다.