• Electrical & Electronic Materials
• /
• v.5 no.4
• /
• pp.385-392
• /
• 1992

급속열산화방법으로 400-650.deg.C의 온도범위에서 10-600초 동안 n형 InP기판위에 InP자연산화막을 형성하고 산화막의 성장율, 성장기구와 화학적 구성성분 및 전기적 성질등을 조사하였다. InP자연산화막의 두께는 산화시간이 제곱근에 비례하였고 산화온도에 대하여 지수함수적으로 증가하였다. InP자연산화막은 320.deg.C의 온도에서 초기성장이 이루어지고 산소원자들이 InP내부로 확산되는 과정으로 형성되며 산화막 형성에 필요한 활성화에너지는 1.218eV이었다. InP 자연산화마그이 화학적성분은 In$_{2}$)$_{3}$, P$_{2}$O$_{5}$ 및 InPO$_{4}$의 산화물이 혼합하여 구성된다. Au/InP쇼트키다이오드와 InP자연산화막을 게이트절연물로 사용한 MOS 다이오드의 전기적 특성은 다이오드방정식에 따르는 전류-전압특성을 보였다.

• Electrical & Electronic Materials
• /
• v.4 no.2
• /
• pp.175-184
• /
• 1991

급속 열처리 방법으로 두께가 약 80.angs.C인 산화막을 성장시킨 후 950.angs.C와 1150.angs.C의 온도에서 15초-120초 동안 질화 및 재산화 공정을 수행하여 초 박막 구조의 질화 및 재산화된 질화 산화막을 성장하였다. 성장한 질화산 화막과 재 산화된 진화 산화막의 전기적 특성은 C-V, I-V, 전하 포획 및 TDDB 측정등을 통하여 분석하였다. 측정된 소자의 특성으로부터 질화 조건이 950.angs.C, 60초이고 재산화 조건이 1150.angs.C, 60초인 재산화된 질화 산화막은 전기적 스트레스 인가후에 전하 포획에 의한 평탄전압변화(.DELTA. $V_{fb}$ )와 계면 상태밀도( $D_{itm}$)의 증가가 산화막보다 적은 우수한 특성을 나타내는 것을 알 수 있었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2016.02a
• /
• pp.321-321
• /
• 2016

한경오염의 증가에 따라 광촉매 물질을 이용한 환경 정화의 필요성이 대두되고 있다 [1]. 광촉매와 전기화학셀은 빛을 이용하여 다른 에너지를 생산하는 능력을 가지고 있다. 이 전기화학셀의 성능향상을 위해서는 적절한 밴드갭을 이용한 광흡수의 증가, 전자재결합의 감소, 전기화학적 반응 표면의 증가가 필요하다. 산화 아연은 잘 알려진 n형 산화물 반도체로서 좋은 전기적 특성과 광촉매 성능으로 전기화학셀에 적합한 소재이다. 그러나 산화 아연은 액체 전해물질 상에서 안정성이 좋지 못하다 [2]. 이를 해결하기 위해 단층 그래핀 혹은 풀러렌(C60)을 이용하여 산화아연을 코팅하는 방법을 제안하였는데, 풀러렌을 사용 시 단층 그래핀에 비하여 전기화학셀의 전기화학적 반응은 높았으나 안정성은 더 떨어지는 모습을 보였다 [3]. 본 연구에서는 다층 그래핀을 이용하여 전기화학적 반응도 높고 안정성도 높은 산화아연-다층 그래핀 양자점의 합성 및 이를 이용한 전기화학셀 소자의 특성을 연구하였다. X선 회절법, 라만 분광법, 투과 전자 현미경, 광발광 분광기, 시간-분해성 광발광 분광기를 이용하여 산화아연-다층 그래핀 양자점의 특성을 분석하였고, 이를 이용하여 광양극을 제작하여 전기화학적 특성을 관측하였으며 로다민 B 염료를 이용한 분해 테스트를 통하여 광촉매 성능을 확인하였고 사이클 테스트를 통하여 안정성을 확인하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.08a
• /
• pp.215-215
• /
• 2010

실리콘 산화막 ($SiO_2$)의 성장 과정에서 발생하는 $SiO_2$ 층에 포획된 전자-정공, Si-$SiO_2$ 계면 영역의 산화물 고정 전하와 Si-$SiO_2$ 계면의 표면 준위에 포획된 전하와 같은 $SiO_2$ 의 결점에 의해 전계효과 트랜지스터 소자의 전기적 특성을 저하하여 신뢰성을 높이는데 한계점이 발생한다. $SiO_2$ 의 결점에 의한 전계효과 트랜지스터 소자의 전기적 특성 변화에 대한 연구는 활발히 진행되었으나, 전계효과 트랜지스터 소자에서 셀 사이즈가 감소함에 따라 전기적 특성에 대한 연구는 많이 진행되지 않았다. 본 연구에서는 산화나 산화 후 열처리 과정 동안에 생기는 Si-$SiO_2$ 계면에서의 산화물 고정 전하의 위치에 따른 전계효과 트랜지스터 소자의 전기적 특성 변화를 TCAD 시뮬레이션 툴인 Sentaurus를 사용하여 관찰하였다. Si-$SiO_2$ 계면 근처의 실리콘 산화물내에 위치시킨 양전하를 산화물 고정 전하로 가정하여 시뮬레이션 하였다. 또한 40 nm의 전계효과 트랜지스터 소자에서 산화물 고정 전하의 위치를 실리콘 산화 막의 가장자리부터 중심으로 10 nm씩 각각 차이를 두고 비교해 본 결과, $SiO_2$의 가장 자리보다 $SiO_2$의 한 가운데에 산화물 고정 전하가 고정되었을 때 전류-전압 특성 곡선에서 문턱전압의 변화가 더 뚜렷함을 알 수 있었다. 산화물 고정 전하를 Si-$SiO_2$ 계면으로부터 1~5 nm 에 각각 위치시켜 계산한 결과 산화물 고정 전하에 의해 문턱 전압이 전류-전압 특성 곡선에서 낮은 전압쪽으로 이동하였고, 산화물 고정 전하가 Si-$SiO_2$ 계면에 가까울수록 문턱 전압의 변화가 커졌다. 이는 전계효과 트랜지스터 소자에서 Si-$SiO_2$ 계면의 산화물 고정 전하에 의해 실리콘의 전위가 영향을 받기 때문이며, 양의 계면전하는 반도체의 표면에서의 에너지 밴드를 아래로 휘게 만들어 문턱전압을 감소하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.08a
• /
• pp.160-160
• /
• 2012

산화아연, 산화니켈, 산화망간 등 금속산화물은 전기적, 광학적 및 화학적 특성이 우수하여 태양전지, 연료전지, 광촉매, 가스센싱 등 다양한 분야에 폭 넓게 활용되고 있다. 또한, 그 성장방법에 따라 다양한 형태와 크기를 제어할 수 있으며 각각의 응용되는 분야에서 요구되는 나노구조를 최적화할 수 있는 장점을 갖고 있다. 그 중, 전기화학증착법(electrochemical deposition method)은 기존의 제작방법에 비해서 간단한 공정과정과 저온성장이 가능하기 때문에 많이 사용하고 있으며, 씨드(seed)층의 형성을 통해서 원하고자하는 부분에 성장시킬 수 있다. 한편, 나노기술의 발전과 함께 IT기술이 일상생활에 밀접해지면서 구부리거나 휴대 또는 입을 수 있는 다양한 전자 및 광전자 소자의 기술 개발이 활발하게 이루어지고 있는데, 이와 더불어 다양한 금속산화물 여러 가지 플렉서블 기판에서의 나노구조의 성장 및 제어에 대한 연구가 시도되고 있다. 본 연구에서는, 전기화학증착법을 이용하여 전도성 섬유와 ITO/PET 기판을 포함한 다양한 플렉서블 기판에 산화아연, 산화니켈, 산화망간의 나노구조물을 제작하였다. 실험을 위해, 용액의 농도, 시간, 인가전압을 바꿔가면서 성장조건을 달리하여 다양한 형태와 크기의 금속산화물의 나노복합구조를 형성 및 제어를 할 수 있었다. 또한, 스퍼터링 또는 스핀코팅을 이용하여 다양한 유연기판에 씨드층을 형성함으로써 금속산화물 나노구조를 균일하고 조밀하게 성장시킬 수 있었다. 플렉서블 광전소자 응용을 위해 다양한 형태로 제작된 샘플의 결정구조와 형태, 광학적 특성, 표면특성과 같은 물리적 특성을 조사하였다.

• Electrical & Electronic Materials
• /
• v.6 no.3
• /
• pp.269-275
• /
• 1993

미래의 ULSI 소자의 게이트 산화막으로 이용하기 위하여 $N_{2}$O 가스 분위기에서 기존의 전기로를 이용한 실리콘의 열산화에 의해 $N_{2}$O 산화막을 형성하였고 MOS 소자를 제작하여 전기적 특성을 고찰하였다. 900.deg.C에서 90분간 산화한 $N_{2}$O 산화막의 경우, 플랫밴드 전압( $V_{FB}$ ), 고정전하밀도 ( $N_{f}$)와 플랫밴드 전압의 변화량(.DELTA. $V_{FB}$ )은 각각 0.81[V], 6.7x$10^{10}$[$cm^{-2}$]와 80~95[mV]를 나타내었다. $N_{2}$O 산화막의 전기전도기구는 저전계 영역에서는 Fowler-Nordheim 터널링, 고전계영역에서는 Poole-Frenkel 방출이 지배적으로 나타났고 절연파괴전계는 16[MV/cm]로 높게 나타났다. 따라서 $N_{2}$O 산화로 형성된 게이트 산화막이 ULSI소자의 게이트 유전체로 응용이 가능하리라 생각된다..

• Proceedings of the Korean Vacuum Society Conference
• /
• 2016.02a
• /
• pp.339.1-339.1
• /
• 2016

본 연구에서는 금속-절연막-반도체 (MIS) 형태를 이용한 비휘발성 메모리 (NVM) 소자의 메모리 특성 향상을 위해 수소화 (Hydrogenation) 처리된 게이트산화막을 블로킹 산화막으로 응용하였다. 기존 연구의 경우 저온 공정시 게이트산화막의 고품위 전기적 특성 확보에 어려움이 있었다. 하지만 이번 연구에서는 게이트산화막 형성 시 H2 또는 NH3가스를 함께 주입시켜 Si-H 결합의 증대를 통한 passivation 효과를 얻을 수 있었다. 형성된 게이트산화막의 전기적 특성을 확인하기 위해 우선적으로 박막트랜지스터 (TFT)를 제작하여 전기적 특성을 확인하였다. 수소화 처리된 게이트산화막을 이용한 TFT 경우 그렇지 않은 게이트산화막을 이용한 TFT 보다 약 5V의 threshold voltage (Vth) 이득이 있으며 Vth의 hysteresis 특성 역시 거의 0V로 매우 안정적이었다. MIS 형태의 NVM 소자의 경우 -20V에서 +15V, +15V에서 -20V로 sweep하여 측정한 flatband voltage (Vfb)의 변화량 역시 약 88%의 메모리 특성 이득이 있음을 확인하였다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 1999.05a
• /
• pp.477-480
• /
• 1999

III-V족 화합물 반도체인 p-CaP의 자연산화막윽 30% $H_2O$$_2$용액 내에서 화학적인 이온반응을 통한 전기분해의 원리를 이용한 양극산화방법으로 형성하여 그 성장률과 광학적성질을 조사하였다. GaP자연산화막의 형성은 산소의 확산과정으로 이루어지며, 양측산화 막의 두께는 산화시간과 인가전압에 대하 여 선형적으로 비례하여 증가하였다. 자연산화막의 표면은 전자현미경으로 산화막의 두게는 파장이 6328$\AA$인 Ellipsometer를 사용하여 측정하였다. 광학적 성질은 적외선 영역에서의 광흡수 특성은 퓨리에 적외선 분광기로 측정하였으며 XRD 로 전압과 시간에 따른 산화막에 조성과 결정면을 알아보았다. 산화막의 형성방법과 형성조건에 따른 GaP 자연산화막의 절연막으로 이용하여 산화막에 조성에 따른 MOS 다이오드로서의 이용 가능성을 조사하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.202-202
• /
• 2010

불순물이 첨가되는 이원계 및 다원계 투명전도성 산화막들은 불순물의 첨가량에 따라서 전기적 그리고 광학적 특성의 변화를 나타낸다. 조성비에 따른 특성 변화를 조사하기 위하여 산화아연 타겟과 산화갈륨 타겟을 이용하여 혼합 스퍼터링 방식을 이용하여 인듐, 갈륨 등이 소량 첨가된 산화아연막(IGZO)을 증착하였다. Triple Co-sputter의 인가 전력을 변화시켜 가면서 박막 구성 원소들의 성분비 변화에 따른 전기적 그리고 광학적 특성을 조사하였다. 증착된 박막들은 조성비에 따라 전기적 그리고 광학적 특성이 변화되는 것을 확인하였다. 실온에서 유리기판 위에 증착된 박막은 저항률이 $2^*10^{-3}\;{\Omega}-cm$의 전기적 특성을 보였고, 투과도가 400~800nm 파장 범위 내에서 80% 이상의 광학적 특성을 보였다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2004.05b
• /
• pp.658-660
• /
• 2004

In this paper, we have investigated electrical characteristics about doble gate MOSFET with changed oxide layer thickness of nam Sate and side gate, main gate and Si-substrate. We have known that optimum thickness of nam gate and side gate at 4nm, gate and Si-substrate at 3nm. We have applied for side gate voltage 3V, and drain voltage 1.5V. finally, we have known that importance of oxide layer thickness between main gate and Si-substrate better than main gate and side Sate.