• 한국전기화학회:학술대회논문집
• /
• 1999.10a
• /
• pp.28-28
• /
• 1999

• Proceedings of the KIEE Conference
• /
• 2011.07a
• /
• pp.1568-1569
• /
• 2011

최근 기후변화로 인해 낙뢰의 발생빈도가 크게 증가하고 있으며 이에 따라 피뢰시스템의 중요성이 부각되고 있다. 피뢰시스템의 원활한 기능을 수행하기 위해 접지시스템의 성능이 보장되어야 하며, 접지전극은 뇌격전류를 안전하게 대지로 방류시켜야 한다. 본 논문에서는 피뢰시스템에서 가장 흔하게 사용되는 수직접지전극을 대상으로 서지전류가 인가되었을 때 접지전극이 묻힌 대지저항률, 접지전극의 길이, 서지 전류의 파두시간 등에 따른 규약접지임피던스를 측정하고 그 특성을 분석하였다. 그 결과 대지저항률이 높은 토양과 접지전극의 길이가 짧은 경우 접지임피던스가 감소하는 용량성 특성이 지배적으로 나타나며, 대지저항률이 작고 접지전극의 길이가 긴 경우 접지임피던스가 증가하는 유도성 특성이 지배적으로 나타났다. 따라서 피뢰시스템을 위한 접지시스템 설계 시 대지저항률 및 접지전극의 길이를 고려하여 유도성 특성을 최소화 할 수 있도록 설계해야 한다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.10 no.2
• /
• pp.303-307
• /
• 2006

In this paper, we have designed the p-type metal-oxide semiconductor field-effect transistor(pMOSFET) for SiGe devices with gate lengths of $0.9{\mu}m$ and $0.1{\mu}m$using the TCAD simulators. The electrical characteristics of devices have been investigated over the temperatures of 300 and 77K. We have used the two carrier transfer models(hydrodynamic model and drift-diffusion model). We how that the drain current is higher in the hydrodynamic model than the drift-diffusion model. When the gate length is $0.9{\mu}m$, the threshold voltage shows -0.97V and -1.15V for 300K and 77K, respectively. The threshold voltage is, however, nearly same at $0.1{\mu}m$ for 300K and 77K.

• Journal of IKEEE
• /
• v.21 no.3
• /
• pp.284-287
• /
• 2017

In this study, we examined the simulated electrical characteristics of single-gated feedback field effect transistors (FBFETs) and the influence of channel length variation of the memory window characteristics through the 3D device simulation. The simulations were carried out for various channel lengths from 50 nm to 100 nm. The FBFETs exhibited zero SS(< 1 mV/dec) and a current $I_{on}/I_{off}$ ratio${\sim}1.27{\times}10^{10}$. In addition, the memory windows were 0.31 V for 50 nm-channel-length devices while no memory windows were observed for 100 nm-channel-length devices.

• 전기의세계
• /
• v.49 no.11
• /
• pp.3-9
• /
• 2000

• 전기의세계
• /
• v.43 no.9
• /
• pp.31-38
• /
• 1994

저자는 이 글을 통하여 현재의 컴퓨터 기술 동향에 대해서 간략하게 살펴보고 미래의 전력시스템에서 사용되어지리라고 사료되는 컴퓨터 응용 프로그램에 대해서 고찰해보았다. 미래의 전기공학계에서 쓰여질 이러한 프로그램들의 구체적이고 완전한 고찰은 이루어지기 힘들겠지만 미래 지향적인 사고를 자극하여 컴퓨터의 진보적인 발전으로부터 몇가지 잇점들을 얻을 수 있도록 전력케이블의 상태분석을 포함한 전력 시스템 공학 분야들의 현황과 미래의 발전상에 대해서 다루었다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 1992.05b
• /
• pp.67-67
• /
• 1992

• Proceedings of the Korean Vacuum Society Conference
• /
• 2014.02a
• /
• pp.476-476
• /
• 2014

서론: 저 전력 소모를 필요로 하는 무선 센서 네트워크 관련 기술의 급격한 발달과 함께 자체 전력 수급을 위한 진동 에너지 수확 기술에 대한 연구가 활발히 이루어지고 있다. 다양한 구조와 소재를 압전 외팔보에 적용하여 제안하고 있다. 그 중에서도 진동 기반의 에너지 수확 소자는 주변 환경에서 쉽게 진동을 얻을 수 있고, 높은 에너지 밀도와 제작 방법이 간단하다는 장점을 가지고 있어 많은 분야에 응용 및 적용 가능하다. 기존 연구에서는 2차원적으로 진동 에너지 수확을 위한 휜 구조의 압전 외팔보를 제안 하였다. 휜 구조를 갖는 압전 외팔보는 각각의 짧은 두 개의 평평한 외팔보가 일렬로 연결된 것으로 볼 수 있다. 하나의 짧고 평평한 외팔보는 진동이 가해지면 접선 방향으로 응력이 생겨 최대 휨 모멘텀을 갖게 된다. 그러므로 휜 구조를 갖는 외팔보는 진동이 인가됨에 따라 길이 방향과 수직 방향으로 진동한다. 하지만, 이 구조는 수평 방향으로 가해지는 진동에 대한 에너지를 수확하기에는 한계점을 가진다. 즉, 3축 방향에서 임의의 방향에서 진동 에너지를 수확하기는 어렵다. 본 연구에서는 3축 방향에서 에너지를 효율적으로 수확할 수 있도록 헤어-셀 구조의 압전 외팔보 에너지 수확소자를 제안한다. 제안된 소자는 길이 방향과 수직 방향뿐만 아니라 수평 방향으로도 진동하여 임의의 방향에서 진동 에너지를 수확할 수 있다. 구성 및 공정: 제안하는 소자는 3축 방향에서 임의의 진동을 수확하기 위해서 길이를 길게 늘이고 길이 방향을 따라 휘어지는 구조의 헤어-셀 구조로 제작하였다. 외팔보의 구조는 외팔보의 폭 대비 길이의 비가 충분히 클 때, 추가적인 자유도를 얻을 수 있다. 그러므로 헤어-셀 구조의 에너지 수확 소자는 기본적인 길이 방향, 수직방향 그리고 수평방향에 더불어 추가적으로 뒤틀리는 방향을 통해서 3차원적으로 임의의 주변 진동 에너지를 수확하여 전기적인 에너지로 생성시킬 수 있다. 제작된 소자는 높은 종횡비를 갖는 무게 추($500{\times}15{\times}22{\mu}m3$)와 길이 방향으로 길게 휜 압전 외팔보($1000{\times}15{\times}1.7{\mu}m3$)로 구성되어있다. 공정 과정은 다음과 같다. 먼저, 실리콘 웨이퍼 위에 탄성층을 형성하기 위해 LPCVD SiNx를 $0.8{\mu}m$와 LTO $0.2{\mu}m$를 증착 후, 각각 $0.03{\mu}m$과 $0.12{\mu}m$의 두께를 갖는 Ti와 Pt을 하부 전극으로 스퍼터링한다. 그리고 Pb(Zr0.52Ti0.48)O3 박막을 $0.35{\mu}m$ 두께로 졸겔법을 이용하여 증착하고 상부 Pt층을 두께 $0.1{\mu}m$로 순차적으로 스퍼터링하여 형성한다. 상/하부 전극은 ICP(Inductively Coupled Plasma)를 이용해 건식 식각으로 패턴을 형성한다. PZT 층과 무게 추 사이의 보호막을 씌우기 위해 $0.2{\mu}m$의 Si3N4 박막이 PECVD 공정법으로 증착되고, RIE로 패턴을 형성된다. Ti/Au ($0.03/0.35{\mu}m$)이 E-beam으로 증착되고 lift-off를 통해서 패턴을 형성함으로써 전극 본딩을 위한 패드를 만든다. 초반에 형성한 실리콘 웨이퍼 위의 SiNx/LTO 층은 RIE로 외팔보 구조를 형성한다. 이후에 진행될 도금 공정을 위해서 희생층으로는 감광액이 사용되고, 씨드층으로는 Ti/Cu ($0.03/0.15{\mu}m$) 박막이 스퍼터링 된다. 도금 형성층을 위해 감광액을 패턴화하고, Ni0.8Fe0.2 ($22{\mu}m$)층으로 도금함으로써 외팔보 끝에 무게 추를 만든다. 마지막으로, 압전 외팔보 소자는 XeF2 식각법을 통해 제작된다. 제작된 소자는 소자의 여러 층 사이의 고유한 응력 차에 의해 휨 변형이 생긴다. 실험 방법 및 측정 결과: 제작된 소자의 성능을 확인하기 위하여 일정한 가속도 50 m/s2로 3축 방향에 따라 입력 주파수를 변화시키면서 출력 전압을 측정하였다. 먼저, 소자의 기본적인 공진 주파수를 얻기 위하여 수직 방향으로 진동을 인가하여 주파수를 변화시켰다. 그 때에 공진 주파수는 116 Hz를 가지며, 최대 출력 전압은 15 mV로 측정되었다. 3축 방향에서 진동 에너지 수확이 가능하다는 것을 확인하기 위하여 제작된 소자를 길이 방향과 수평 방향으로 가진기에 장착한 후, 기본 공진 주파수에서의 출력 전압을 측정하였다. 진동이 길이방향으로 가해졌을 때에는 33 mV, 수평방향으로 진동이 인가되는 경우에는 10 mV의 최대 출력 전압을 갖는다. 제안하는 소자가 수 mV의 적은 전압은 출력해내더라도 소자는 진동이 인가되는 각도에 영향 받지 않고, 3축 방향에서 진동 에너지를 수확하여 전기에너지로 얻을 수 있다. 결론: 제안된 소자는 3축 방향에서 진동 에너지를 수확할 수 있는 에너지 수확 소자를 제안하였다. 외팔보의 구조를 헤어-셀 구조로 길고 휘어지게 제작함으로써 기본적인 길이 방향, 수직방향 그리고 수평방향에 더불어 추가적으로 뒤틀리는 방향에서 출력 전압을 얻을 수 있다. 미소 전력원으로 실용적인 사용을 위해서 무게추가 더 무거워지고, PZT 박막이 더 두꺼워진다면 소자의 성능이 향상되어 높은 출력 전압을 얻을 수 있을 것이라 기대한다.

• Proceedings of the KIEE Conference
• /
• 2007.07a
• /
• pp.1263-1264
• /
• 2007

자계 유도 고상결정화(FESPC)를 이용하여 제작한 다결정실리콘(poly-Si) 박막 트랜지스터(TFT)는 비정질 실리콘 박막 트랜지스터(a-Si:H TFT)보다 뛰어난 전기적 특성과 우수한 안정성을 지닌다. $V_{DS}$ = -0.1 V에서 채널 폭과 길이가 각각 $5\;{\mu}m$, $7\;{\mu}m$인 P형 TFT의 이동도(${\mu}$)와 문턱 전압($V_{TH}$)은 각각 $31.98\;cm^2$/Vs, -6.14 V 이다. FESPC TFT는 일반 poly-Si TFT에 비해 채널 내 결정 경계 숫자가 많아서 상대적으로 열악한 특성을 가진다. 채널 길이 $5\;{\mu}m$인 TFT의 $V_{TH}$는 채널 길이 $18\;{\mu}m$ 소자의 $V_{TH}$보다 1.36V 작지만, 일반적으로 큰 값이다. 이 현상은 채널에 다수의 결정 경계가 존재하고, 수평 전계가 크기 때문이다. 수평 전계가 증가하면, 결정 경계의 전위 장벽 높이가 감소하게 되는데, 이는 DIGBL 효과이다. ${\mu}$의 증가에 따라서, 드레인 전류가 증가하고 $V_{TH}$은 감소한다. 활성화 에너지($E_a$)는 드레인 전압과 결정 경계의 수에 따라 변하는데, 드레인 전압이 크거나 결정 경계의 수가 감소하면 $E_a$는 감소한다. $E_a$가 감소하면 $V_{TH}$가 감소한다. 유리기판 위의 FESPC를 이용한 P형 poly-Si TFT의 $V_{TH}$는 채널의 길이와 $V_{DS}$에 영향을 받는다. 증가한 수평 전계가 결정 경계에서 에너지 장벽을 낮추는 효과를 일으키기 때문이다.

• Proceedings of the KIEE Conference
• /
• 2008.07a
• /
• pp.806-807
• /
• 2008

2세대 고온초전도 선재는 전기적, 기계적 특성이 1세대 고온초전도 선재보다 더 우수하지만, 1세대 고온초전도 선재보다 더 높은 교류손실 밀도를 발생시킨다는 단점이 있다. 본 논문에서는 2세대 초전도 선재인 박막형 YBCO CC(Coated Conductor)에서 발생하는 교류 손실을 감소하기 위한 방법으로 선재의 초전도층을 분할하여 단면의 종횡비를 줄이는 방법을 제안하였으며, 실제로 제작 및 특성 측정을 통해 제안된 방법의 타당성을 보였다. 박막형 선재의 초전도층을 분할하기 위해 포토마스킹을 이용한 에칭 방법을 이용하였다. 샘플의 제작을 위해 안정화층이 없는 폭 12mm 의 YBCO CC를 사용하여 샘플의 길이는 15cm로 하고 선재의 분할수를 다르게 하여 각 샘플에 대한 자화 손실과 각 소선의 임계전류를 측정한 후 선재의 전기적 특성 변화를 알아보았다.