• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 1999년도 춘계종합학술대회
• /
• pp.420-424
• /
• 1999

전계효과 트랜지스터와 광 다이오우드 및 다층 양자우물구조 광 변조기로 구성되는 광 스위치 회로와 몇 가지 전광 송/수신기 회로(all-optical transmitter/receiver circuits)에 대하여 시변 천이 동작 특성을 SPICE를 사용 모사한 결과를 기술하였다. 본 모사 실험에서 광 변조기 소자의 수광 창의 크기는 20 $\mu\textrm{m}$ $\times$ 20 $\mu\textrm{m}$으로 고려하였고 사용된 FET 소자의 게이트 폭은 100 $\mu\textrm{m}$이며 전달컨덕턴스 값은 측정된 소자 특성에서 55 mS/mm로 사용되었다. 모사 결과 광 논리소자의 고속 동작을 위해서는 소자의 크기를 줄이며 입력 광 다이오우드의 responsivity가 최대값을 가지는 바이어스점에 동작하도록 설계하고, 짧고 강한 세기의 광선을 입력 광 신호로 사용해야 함을 알 수 있었다.

• 전자공학회논문지
• /
• 제52권3호
• /
• pp.190-195
• /
• 2015

돌연변이 및 유전병의 원인이 되고 있는 유전자 단일염기 다형성(single nucleotide polymorphisms; SNPs) 검출은 조기진단, 치료 및 제약등 바이오관련 분야에서 매우 중요하다. SNPs 검출을 위한 방법은 다양하게 제시되고 있으나 상보적 DNA와 SNPs의 에너지 차이가 미세하여 SNPs 검출에는 많은 어려움이 존재한다. 본 논문에서는 SNPs를 검출하기 위하여 전하 검출형 전계효과 트랜지스터(field-effect transistors; FETs)를 이용하여 DNA가 가지고 있는 음전하 측정 방법으로 SNPs를 검출하였다. 상보적 DNA와 SNPs의 미세한 에너지 차이를 구분하기 위하여 타게트 DNA hybridization공정에서 드레인-소스 전극에 -0.3 V의 음전압을 인가하였다. 음전압 인가에 따라 DNA 자체 음전하와 센서 표면의 음전압의 전기적 반발력에 의해 센서에 검출되는 타게트 DNA hybridization 신호 크기는 감소하였으나 상보적 DNA와 SNPs의 신호 차는 1.7 mV에서 8.7 mV로 5배 이상 증가하여 검출되었다.

• 전기전자학회논문지
• /
• 제21권3호
• /
• pp.284-287
• /
• 2017

본 연구에서는 3차원 소자 시뮬레이션을 통하여 단일 게이트 피드백 전계효과 트랜지스터의 전기적 특성과 채널 길이에 따른 메모리 윈도우 특성 변화를 확인하였다. 소자의 채널 길이는 50 nm에서 100 nm까지 변화시켜가며 시뮬레이션을 수행하였다. 시뮬레이션 결과 0에 가까운 문턱전압이하 기울기(< 1 mV/dec)와 ${\sim}1.27{\times}10^{10}$의 $I_{on}/I_{off}$ 비율을 얻었다. 또한 메모리 윈도우를 확인한 결과 채널 길이 50 nm의 소자는 0.31 V의 메모리 윈도우가 생성되었으나 채널 길이 100 nm의 소자는 메모리 윈도우가 생성되지 않았다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2007년도 제38회 하계학술대회
• /
• pp.1345-1346
• /
• 2007

다양한 게이트 절연막의 펜타신 박막 트랜지스터의 전기적 특성을 atomic force microscope (AFM), X-선 회절을 사용하여 분석하였다. 펜타신 박막 트랜지스터는 thermal evaporator 방법을 사용하여 여러 폴리며 기판위에 제작하였다. Hexamethylsilasane (HMDS), polyvinyl acetate (PVA), polymethyl methacrylate (PMMA)등의 폴리머 기판을 사용하여 다양한 온도에서 증착시켰다. 이 때 PMMA위에 증착시킨 펜타신의 경우가 가장 큰 그레인 크기를 보였고, 가장 적은 트랩 농도를 보였다. 그리고 상부 전극 구조를 가진 박막 트랜지스터를 HMDS 처리를 한 $SiO_2$와 PMMA 절연막을 사용하여 제작하고 비교하였다. 이때 PMMA기판 위에 제작한 트랜지스터는 전계효과 이동도가 ${\mu}_{FET}=0.03cm^{2}/Vs$ 이고, 문턱이전 기울기 0.55V/dec, 문턱전압 $V_{th}=-6V$, on/off 전류비 $>10^5$의 전기적 특성을 보였고, $SiO_2$ 기판위에 제작한 트랜지스터는 전계효과 이동도 ${\mu}_{FET}=0.004cm^{2}/Vs$, 문턱이전 기울기 0.518 V/dec, 문턱전압 $V_{th}=5V$, on/off 전류비 $>10^4$의 전기적 특성을 보였다.

• 접착 및 계면
• /
• 제23권3호
• /
• pp.75-79
• /
• 2022

그래핀은 벌집 모양의 sp² 혼성 오비탈 결합으로 이루어진 이차원 탄소 동소체이다. 우수한 전기적, 기계적 특성을 보이며, 차세대 전자소자의 핵심 재료로써 각광을 받고 있다. 그러나, 소자를 구성하는 소재 간의 불안정한 계면 형성으로부터 쉬운 외부 불순물의 침투 혹은 흡착으로 인해 낮은 환경 안정성을 보이고 있다. 따라서 본 연구에서는 고체탄화수소를 그래핀의 전구체로 활용한 직성장을 통해 그래핀 기반 전계효과 트랜지스터의 낮은 환경 안정성을 해결하고자 한다. 직성장으로부터 합성된 그래핀은 이를 활용한 전자소자에서 전하 이동도 및 Dirac 전압의 변화 감소를 통해 높은 구동 안정성을 보였다. 이를 통해 차세대 전자소자의 핵심 재료로써 그래핀을 활용하기 위한 새로운 접근 방법을 제시하였다.

• 한국방사선학회논문지
• /
• 제17권4호
• /
• pp.625-631
• /
• 2023

24시간/7일 동안 높은 관전압 하에서 높은 프레임 속도로 검사 대상체의 불량을 검사하는 산업용 동영상 엑스레이 디텍터의 중요한 요구사양은 높은 방사선 내구성을 확보하는 것이다. 본 연구는 비정질 실리콘 (a-Si), 다결정 실리콘 (Poly-Si), In-Ga-Zn-O 산화물 (IGZO) 등의 반도체 층을 갖는 다양한 박막트랜지스터를 제작하여 각각의 방사선 내구성을 확인하였다. a-Si TFT 대비 수십 배 높은 전계효과 이동도로 고속 동영상 구현이 가능한 IGZO TFT의 경우, IGZO 반도체 층과 층간절연막 사이에 수소화 처리를 진행할 경우 산업용 요구사양인 10,000 Gy 누선선량까지 엑스레이 영상센서로 적용 가능한 수준 이상으로 전기적 특성의 변화가 없음을 확인하였다. 따라서 수소화한 IGZO TFT는 방사선 내구성을 확보함과 동시에 높은 전계효과 이동도로 동영상 디텍터의 영상센서에 적용 가능한 유일한 소자임을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제48권12호
• /
• pp.8-14
• /
• 2011

본 논문에서는 이차원 소자 시뮬레이션을 활용하여 주어진 게이트-드레인 간격에서 AlGaN/GaN-on-Si HEMT (high electron mobility transistor) 의 고항복전압 구현을 위한 게이트 전계판의 최적화 구조를 제안하였다. 게이트 전계판 구조를 도입하여 게이트 모서리의 전계를 감소시켜 항복전압을 크게 증가시킬 수 있음을 확인 하였으며, 이때 전계판의 길이와 절연막의 두께에 따라 게이트 모서리와 전계판 끝단에서 전계분포의 변화를 분석하였다. 최적화를 위하여 시뮬레이션을 수행한 결과, 1 ${\mu}m$ 정도의 짧은 게이트 전계판으로도 효과적으로 게이트 모서리의 전계를 감소시킬 수 있으며 전계판의 길이가 너무 길어지면 전계판과 드레인 사이의 남은 길이가 일정 수준 이하로 감소되어 오히려 항복전압이 급격하게 감소함을 보였다. 전 계판의 길이가 1 ${\mu}m$ 일 때 최대 항복전압을 얻었으며, 게이트 전계판의 길이를 1 ${\mu}m$로 고정하고 $SiN_x$ 박막의 두께를 변화시켜본 결과 게이트 모서리와 전계판 끝단에서의 전계가 균형을 이루면서 항복전압을 최대로 할 수 있는 최적의 $SiN_x$ 박막 두께는 200~300 nm 인 것으로 나타났다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2003년도 추계학술발표강연 및 논문개요집
• /
• pp.180-180
• /
• 2003

FRAM (Ferroelectric Random Access Memory)은 DRAM(Dynamic Random Access Memory)in 커패시터 재료을 상유전체 물질에서 강유전체 물질로 대체하여 전원 공급이 차단되어도 정보를 기억할 수 있고, 데이터의 고속처리가 가능하고 저소비전력과 집적화가 뛰어난 차세대 메모리 소자이다. 본 연구에서는 n-Well/P-Si(100) 기판위에 $Y_2$O$_3$ 박막을 중간층 (buffer layer)으로 사용하여 (Bi,La) Ti$_3$O$_{12}$ (BLT) 강유전체 박막을 졸-겔 방법으로 형성하여 MFM(I)S(Metal Ferroelectric Metal (Insulation) Silicon) 구조의 커패시터 및 전계효과형 트랜지스터(Field Effect Transistor) 소자를 제작하였다. 제작된 소자에 대해 형상학적, 전기적 특성을 조사, 분석하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2009년도 제40회 하계학술대회
• /
• pp.1330_1331
• /
• 2009

n형 특성을 가진 실리콘 나노선을 금확산을 이용하여 p형 특성을 가진 상태의 나노선으로 변환하였다. Back-gate 형태로 제작된 n형의 실리콘 나노선 전계 효과 트랜지스터를 제작한 후, 채널로 사용되는 나노선 위에 금을 열증착방법을 이용하여 증착했다. 이후, 급속열처리공정을 통해 실리콘 나노선에 금이온을 확산시켰다. 나노선의 특성 변환을 확인하기 위하여 전계 효과 트랜지스터의 특성곡선을 통해 그 변화를 관찰하였다.

• 대한기계학회논문집B
• /
• 제27권7호
• /
• pp.829-836
• /
• 2003

Understanding of heat generation in semiconductor devices is important in the thermal management of integrated circuits and in the analysis of the device physics. Scanning thermal microscope was used to measure the temperature and the electric potential distribution on the cross-section of an operating metal-oxide-semiconductor field-effect transistor (MOSFET). The temperature distributions were measured both in DC and AC modes in order to take account of the leakage current. The measurement results showed that as the drain bias was increased the hot spot moved to the drain. The density of the iso-potential lines near the drain increased with the increase in the drain bias.