• 전자공학회논문지D
• /
• 제35D권11호
• /
• pp.85-90
• /
• 1998

다중모드간섭 현상에 입각한 1 4 폴리머 광파워분할기를 설계, 제작하였다. 이 광파워분할기는 2차원 유한차분 빔전파방법을 사용하여 설계하였다. 코어와 클래딩 물질로 각각 Cyclotene-3022과 UV-15이 사용되었고, 반응이온식각 공정에 의해 제작되었다. 제작된 1 4 광파워분할기의 각 출구에서의 측정된 광출력비는 TE모드에서 0.93 : 1.00 : 0.93 : 0.90, TM모드에서 0.84 : 0.94 : 1.00 : 0.83 이었다. 다중모드간섭 현상을 이용한 1 4 광파워분할기는 소자의 길이가 작고, 편광에 따른 의존도가 작은 장점이 있다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
• /
• pp.218-218
• /
• 2016

실린더 형태의 유전체 관에 나선형으로 도전체 안테나를 설치하는 타입의 유도 결합 플라즈마원은 간단한 구조로 화학 조성 분석용부터 나노 분말 제조, 반도체용 식각/증착, 표면 처리, 자동차 및 일반 산업 부품용 증착 보조원등으로 널리 사용되고 있다. 고밀도 라디칼/이온의 공급을 위해서 투입 전력을 증가시키는 경우 높은 전력 밀도로 인해서 유전체 관에 인가되는 열응력이 대기압 및 관 고정용 구조물에 의한 구조 응력에 더해져서 파손에 이르는 경우가 발생될 수 있다. 실제 실린더 길이 전체를 안테나 코일로 감는 경우에도 플라즈마 발생 밀도가 높은 지역은 중심 일부 영역에 국한 되는 공정 영역도 있어서 이에 대한 분석이 필요하다. CFD-ACE+를 이용하여 플라즈마의 생성, 냉각수의 열전도, 외부 공냉식 팬의 역할등에 대해서 수치 모델을 작성하여 검토하였다. 나선형 냉각코일의 경우 냉각수량을 일정값 이상으로 증가시키는 경우 유속이 지나치게 빨라져서 열원이 있는 내경쪽 표면에서 열전도가 유속에 비례해서 증가하지 못하는 단점이 발생할 수 있으며 냉각팬의 경우 일반적으로 장치 내부에 대해서만 모델링을 하는 데 실제로 전체 시스템의 주변에서 공기의 흐름을 넓게 해석해야 실제 냉각 효과를 파악할 수 있다. 심한 경우 냉각용 공기 흡입구와 토출구의 간격이 좁아서 열원에 의해서 가열된 공기의 상당량이 다시 냉각용 공기 흡입구로 재순환 되는 경우도 발생하기 쉽다.

• 한국결정성장학회지
• /
• 제10권2호
• /
• pp.100-104
• /
• 2000

다이아몬드 박막을 마이크로웨이브 플라즈마 방법을 이용하여 실리콘 기판위에 증착하였다. 증착된 다이아몬드 박막과 실리콘 기판의 단면을 이온 밀링 방법으로 식각한후, 경계면을 투과 전자 현미경으로 분석하였다. 다이아몬드 박막은 실리콘 기판위에 직접 성장되거나 또는 중간층이 형성된후 성장됨을 알 수 있었다. 중간층의 구성은 주로 Sic 또는 무정형 탄소로 이루어졌으며 중간층의 두께는 경계면을 따라 다르게 변하였다. 전자 회절 패턴으로부터, 경계면 주위에 잘 발달된 실리콘 기판과 다이아몬드의 결정면들이 서로 적합하게 성장되었고 있음을 알 수 있었다. 이 결과들로부터 실리콘 기판위에 성장되는 다이아몬드 박막의 초기 성장 형태를 추론할 수 있었다.

• 한국전기전자재료학회논문지
• /
• 제23권10호
• /
• pp.747-751
• /
• 2010

In the study, the characteristics of the etched Zinc oxide (ZnO) thin films surface, the etch rate of ZnO thin film in $Cl_2/BCl_3/Ar$ plasma was investigated. The maximum ZnO etch rate of 53 nm/min was obtained for $Cl_2/BCl_3/Ar$=3:16:4 sccm gas mixture. According to the x-ray diffraction (XRD) and atomic force microscopy (AFM), the etched ZnO thin film was investigated to the chemical reaction of the ZnO surface in $Cl_2/BCl_3/Ar$ plasma. The field emission auger electron spectroscopy (FE-AES) analysis showed an elemental analysis from the etched surfaces. According to the etching time, the ZnO thin film of etched was obtained to The AES depth-profile analysis. We used to atomic force microscopy to determine the roughness of the surface. So, the root mean square of ZnO thin film was 17.02 in $Cl_2/BCl_3/Ar$ plasma. Based on these data, the ion-assisted chemical reaction was proposed as the main etch mechanism for the plasmas.

• 한국초전도학회:학술대회논문집
• /
• 한국초전도학회 1999년도 High Temperature Superconductivity Vol.IX
• /
• pp.91-94
• /
• 1999

A new type of high-T$_c$ superconducting Josephson junctions has been prepared by Ar ion beam etching and electron beam lithography. YBa$_2Cu_3O_{7-x}$ (YBCO) films deposited on (001) SrTiO$_3$ single crystal substrate by pulsed laser deposition were patterned by Ar ion milling with photolithography. The narrow slit with a electroresist mask, about 1000 ${\AA}$ wide, was constructed over a 3 ${\sim}$ 5 ${\mu}$m bridge of a 1200-${\AA}$-thick YBCO film by electron beam lithography. The slit was then etched by the Ar ion beam to form a damaged 600-${\AA}$-thick YBCO. Thus prepared structure forms an S-N-S (YBCO - damaged YBCO - YBCO) type Josephson junctions. Those junctions exhibit RSI-like I-V characteristics at 77 K. The properties of the Josephson junctions such as I$_c$ R$_N$, and J$_c$ were characterized.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2004년도 추계학술대회 논문집 Vol.17
• /
• pp.481-484
• /
• 2004

다중 채널 전극 위에 세포를 성장시켜 전극면을 통해 검출되는 신경 신호의 손실을 줄이고 주파수의 변형을 줄이기 위해서 전극과 전해질의 사이의 impedance를 줄이는 것이 바람직하다. 전하 이동을 증대시키기 위해서는 낮은 impedance가 요구되며 이를 위한 전극의 개선 방안으로 전극면이 증착될 기판의 표면을 거칠게 하여 결과적으로 전극면의 표면적을 넓히는 방법을 모색하였다. 기판으로 사용되는 glass(Pyrex#7740)의 구성 물질 중에서 4%를 차지하는 $N^+$ 이온을 황산 용액으로 표면 처리하여 제거함으로써 매끈한 표면을 거칠게 하여 표면적을 넓힐 수 있다. 기판으로 사용되는 glass (pyrex#7740) $1cm{\times}1cm{\times}0.05cm$를 50%, 95% 농도의 황산 용액 내에서 각각 30분, 60분 동안 상온에서 표면처리를 진행하였다. AFM을 이용하여 표면을 관찰한 결과 황산 용액 95%에서 30분간 표면 처리를 진행한 시편에서 최대 $4000{\AA}$정도의 조도를 얻었다. 이후 동일 시편에 대해 전극으로 사용될 Ti/Au를 각각 $500{\AA}/2500{\AA}$ 증착 후 사진식각 공정으로 MEA(Multi-channel electrode array)를 제작하여 impedance를 측정한 결과, 표면 처리 후 impedance가 70% 개선되었음을 측정하였다.

• 한국전기전자재료학회논문지
• /
• 제23권5호
• /
• pp.353-357
• /
• 2010

Recently, silicon etching have received much attention for display industry, nano imprint technology, silicon photonics, and MEMS application. After the etching process, removing of etch mask and residue of sidewall is very important. The investigation of the etched mask removing was carried out by using the ashing, HF dipping and acid cleaning process. Experiment shows that oxygen component of reactive gas and photoresist react with silicon and converting them into the mask fence. It is very difficult to remove by using ashing or acid cleaning process because mask fence consisted of Si and O compounds. However, dilute HF dipping is very effective process for SiOx layer removing. Finally, we found optimized condition for etched mask removing.

• 전기전자학회논문지
• /
• 제11권4호
• /
• pp.235-238
• /
• 2007

2차원 소자 시뮬레이터인 TMA 메디치를 이용하여 필드링와 깊은 접합 필드링에 대해 연구하였다. 이온 주입될 위치를 미리 트랜치 식각을 시킴으로써 항복전압 특성을 향상시킬 수 있었다. 시뮬레이션 결과 기존 필드링의 항복전압대비 깊은 접합 필드링 항복전압은 약 30%의 증가를 보였다. 깊은 접합 필드링은 같은 면적을 차지하는 조건하에서 설계 및 제작이 비교적 용이하고, 표면 전하의 영향도 적은 것으로 나타났다. 본 논문에서는 여러 분석을 통해 깊은 접합 필드링의 향상된 특성을 논하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 하계종합학술대회 논문집(2)
• /
• pp.25-28
• /
• 2001

In this paper, we have investigated the effects of gas flow rate, rf power, process pressure and Ar addition on reactive ion etching of InP, InGaAs and InAlAs using Sic14 and Cl$_2$ gases. The etch rates were measured by using a surface profiler. The etched profiles, sidewall roughness, and surface morphology were observed by scanning electron microscopy and by atomic force microscopy. The selective etching of InGaAs to InP and InAlAs was studied by varying the etching parameters. It was found that Cl$_2$ gas is more efficient for the selective etching of InGaAs to InAlAs than SiCl$_4$ gas. The etch selectivity of InGaAs to InAlAs is strongly dependent on the rf power and the process pressure.

• 대한전자공학회논문지SD
• /
• 제39권4호
• /
• pp.26-34
• /
• 2002

본 논문에서는 반도체 공정 중, 토포그래피 시뮬레이션을 수행함에 있어서, 기존의 셀 모델을 수정하여, 소요되는 메모리의 양을 최소화하는 셀 전진 모델을 개발하였다. 셀 전진 모델은, 전체 시뮬레이션 영역은 물질 정보만으로 나타내지며, 표면의 셀들만으로 리스트가 구성되고, 리스트에 표면 진화 계산에 필요한 정보가 저장된다. 개발된 시뮬레이터는 해석적 모델과 몬테카를로 모델을 이용하여 식각 공정에 있어서 입사이온 분포가 계산되며, 단위 공정 뿐만 아니라 공정 순서도에 따라 적층 캐패시터 또는 디램 셀(DRAM cell) 제조 공정과 같은 통합 공정을 수행한다. 개발된 시뮬레이터를 이용하여 디램 셀 제조 공정 시뮬레이션을 수행하였을 경우에, 소요된 셀은 5,440,500(130×155×270)개였고, 메모리 양은 22MB에 불과하였다.