• Title/Summary/Keyword: 웨이퍼 공정

Search Result 600, Processing Time 0.03 seconds

Spectral Analysis of Nanotopography Impact on Surfactant Concentration in CMP Using Ceria Slurry (세리아 슬러리를 사용한 화학적 기계적 연마에서 계면활성제의 농도에 따른 나노토포그래피의 스펙트럼 분석)

  • ;Takeo Katoh
    • Proceedings of the Materials Research Society of Korea Conference
    • /
    • 2003.03a
    • /
    • pp.61-61
    • /
    • 2003
  • CMP(Chemical Mechanical Polishing)는 VLSI의 제조공정에서 실리콘웨이퍼의 절연막내에 있는 토포그래피를 제어할 수 있는 광역 평탄화 기술이다. 또한 최근에는 실리콘웨이퍼의 나노토포그래피(Nanotopography)가 STI의 CMP 공정에서 연마 후 필름의 막 두께 변화에 많은 영향을 미치게 됨으로 중요한 요인으로 대두되고 있다. STI CMP에 사용되는 CeO$_2$ 슬러리에서 첨가되는 계면활성제의 농도에 따라서 나노토포그래피에 미치는 영향을 제어하는 것이 필수적 과제로 등장하고 있다. 본 연구에서는 STI CMP 공정에서 사용되는 CeO$_2$ 슬러리에서 계면활성제의 농도에 따른 나노토포그래피의 의존성에 대해서 연구하였다. 실험은 8 "단면연마 실리콘웨이퍼로 PETEOS 7000$\AA$이 증착 된 것을 사용하였으며, 연마 시간에 따른 나노토포그래피 의존성을 알아보기 위해 연마 깊이는 3000$\AA$으로 일정하게 맞췄다. 그리고 CMP 공정은 Strasbaugh 6EC를 사용하였으며, 패드는 IC1000/SUBA4(Rodel)이다. 그리고 연마시 적용된 압력은 4psi(Pounds per Square Inch), 헤드와 정반(table)의 회전속도는 각각 70rpm이다 슬러리는 A, B 모두 CeO$_2$ 슬러리로 입자크기가 다른 것을 사용하였고, 농도를 달리한 계면활성제가 첨가되었다. CMP 전 후 웨이퍼의 막 두께 측정은 Nanospec 180(Nanometrics)과 spectroscopic ellipsometer (MOSS-ES4G, SOPRA)가 사용되었다.

  • PDF

Effect of Si Wafer Ultra-thinning on the Silicon Surface for 3D Integration (삼차원 집적화를 위한 초박막 실리콘 웨이퍼 연삭 공정이 웨이퍼 표면에 미치는 영향)

  • Choi, Mi-Kyeung;Kim, Eun-Kyung
    • Journal of the Microelectronics and Packaging Society
    • /
    • v.15 no.2
    • /
    • pp.63-67
    • /
    • 2008
  • 3D integration technology has been a major focus of the next generation of IC industries. In this study Si wafer ultra-thinning has been investigated especially for the effect of ultra-thinning on the silicon surface. Wafers were grinded down to $30{\mu}m\;or\;50{\mu}m$ thickness and then grinded only samples were compared with surface treated samples in terms of surface roughness, surface damages, and hardness. Dry polishing or wet etching treatment has been applied as a surface treatment. Surface treated samples definitely showed much less surface damages and better roughness. However, ultra-thinned Si samples have the almost same hardness as a bulk Si wafer.

  • PDF

Epoxy Resin을 이용한 초박형 실리콘 박리 공정에 대한 연구

  • Lee, Jun-Hui;Jo, Yeong-Jun;Jang, Hyo-Sik
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 2016.02a
    • /
    • pp.334.1-334.1
    • /
    • 2016
  • 다른 재료에 비해 에너지 변환 효율의 관점에서 높은 경쟁력을 가진 결정질 실리콘은 지난 수십 년 동안 그 특성이 태양전지 분야에 널리 이용되어 왔다. 하지만 결정질 실리콘 웨이퍼는 일반적으로 제조 단계에서 많은 양의 에너지를 소비하고 절단 단계에서 절단 손실(Kerf-loss)이 발생된다. Epoxy Resin을 이용한 Kerf-less Wafering은 초박형 실리콘 웨이퍼 제조 기술 중 하나로, 비교적 간단한 장비와 공정을 통하여 절단 손실 없이 $50{\mu}m$이하의 초박형 실리콘 웨이퍼를 얻을 수 있는 기술이다. 실리콘과 Epoxy Resin 간의 열팽창 계수 차이를 이용하여 초박형 실리콘을 박리 시키는 기술로, 실리콘 기판 위에 Epoxy Resin으로 stress inducing layer를 올려 공정을 진행한다. stress inducing layer를 경화시키는 열처리가 끝나고 급냉되는 과정에서 stress inducing layer에 의해 실리콘 기판에 큰 응력이 가해지게 되고 실리콘 기판에 crack이 발생된다. 공정이 계속 됨에 따라 발생된 crack은 실리콘 표면과 평행한 방향으로 전파 되고 초박형 실리콘 layer가 실리콘 기판에서 박리 된다. 본 실험에서 중요한 공정 변수로는 stress inducing layer의 구성성분 및 두께, 열처리 온도 및 시간, cooling rate 등이 있다. 이러한 공정 변수들을 조절 하여 Epoxy Resin을 이용하여 $100{\mu}m$ 이하의 박리된 wafer를 얻을 수 있었다. 박리된 wafer의 단면과 두께를 Scanning Electron Microscopy(SEM)을 통해 관찰 하였고, 이를 통해 초박형 실리콘 박리 공정에 대한 연구를 진행하였다.

  • PDF

플라즈마 이온 식각 공정을 이용한 피라미드 구조의 결정질 실리콘 태양전지 텍스쳐링

  • Jo, Jun-Hwan;Gong, Dae-Yeong;Seo, Chang-Taek;Yun, Seong-Ho;Jo, Chan-Seop;Kim, Bong-Hwan;Lee, Jong-Hyeon
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 2011.02a
    • /
    • pp.373-375
    • /
    • 2011
  • 최근 태양전지 연구에서 저가격화를 실현하는 방법 중 하나로 폐 실리콘 웨이퍼를 재생하는 방법에 관하여 많은 연구가 진행되고 있다. 그러나 기존 웨이퍼 재생공정은 높은 재처리 비용과 복잡한 공정등의 많은 단점을 가지고 있다. 결정형 태양전지에서 저가격화 및 고효율은 태양전지를 제작하는데 있어 필수 요소 이다. 그 중 결정질 태양전지 고효율을 위한 여러 연구 방법 중 표면 텍스쳐링(texturing)에 관한 연구가 활발하다. 텍스쳐링은 표면반사에 의한 광 손실을 최소화 하여 효율을 증가시키기 위한 방법으로 습식 식각과 건식 식각을 사용하여 태양전지 표면 위에 요철 및 피라미드구조를 형성하여 반사율을 최소화 시킨다. 건식식각은 습식식각과 다른 환경적 오염이 적은 것과 소량의 가스만으로 표면 텍스쳐링이 가능하여 많은 연구가 진행중이다. 건식 식각 중 하나인 RIE(reactive ion etching)는 고주파를 이용하여 플라즈마의 이온과 silicon을 반응 시킨다. 실험은 RIE를 이용하여 SF6/02가스를 혼합하여 비등방성 에칭 및 피라미드 구조를 구현하였다. RIE 공정 중 SF6/02가스는 높은 식각 율을 갖으며 self-masking mechanism을 통해 표면이 검게 변화되고 반사율이 감소하게 된다. 이 과정을 통해 블랙 실리콘을 형성하게 된다. 블랙 실리콘은 반사율 10% 이하로 self-masking mechanism으로 바늘모양의 구조를 형성되는 게 특징이며 표면이 검은색으로 반사율이 낮아 효율증가로 예상되지만 실제 바늘 모양의 블랙 실리콘은 태양전지 제작에 있어 후속 공정 인 전극 형성 시 Ag Paste의 사이즈와 표면 구조를 감안할 때 태양 전지 제작 시 Series resistance를 증가로 효율 저하를 가져온다. 본 연구는 SF6/02가스를 혼합하여 기존 RIE로 형성된 바늘모양의 구조의 블랙 실리콘이 아닌 RIE 내부에 metal-mesh를 장착하여 단결정(100)실리콘 웨이퍼 표면을 텍스쳐링 하였고 SF6/02 가스 1:1 비율로 공정을 진행 하였다. metal-mesh 홀의 크기는 100um로 RIE 내부에 장착하여 공정 시간 및 Pressure를 변경하여 실험을 진행하였다. 공정 시간이 변경됨에 따라 단결정(100) 실리콘 웨이퍼 표면에 피라미드 구조의 균일한 1um 크기의 블랙 실리콘을 구현하였다. 바늘모양의 블랙 실리콘을 피라미드 구조로 구현함으로써 바늘 모양의 단점을 보완하여 태양전지 전기적 특성을 분석하여 태양전지 제작시 변환 효율을 증가시킬 것으로 예상된다.

  • PDF

Implementation of process and surface inspection system for semiconductor wafer stress measurement (반도체 웨이퍼의 스트레스 측정을 위한 공정 및 표면 검사시스템 구현)

  • Cho, Tae-Ik;Oh, Do-Chang
    • Journal of the Institute of Electronics Engineers of Korea SD
    • /
    • v.45 no.8
    • /
    • pp.11-16
    • /
    • 2008
  • In this paper, firstly we made of the rapid thermal processor equipment with the specifically useful structure to measure wafer stress. Secondly we made of the laser interferometry to inspect the wafer surface curvature based on the large deformation theory. And then the wafer surface fringe image was obtained by experiment, and the full field stress distribution of wafer surface comes into view by signal processing with thining and pitch mapping. After wafer was ground by 1mm and polished from the back side to get easily deformation, and it was heated by three to four times thermal treatments at about 1000 degree temperature. Finally the severe deformation between wafer before and after the heat treatment was shown.

Statistical approach to obtain the process optimization of texturing for mono crystalline silicon solar cell: using robust design (단결정 실리콘 태양전지의 통계적 접근 방법을 이용한 texturing 공정 최적화)

  • Kim, Bumho;Kim, Hoechang;Nam, Donghun;Cho, Younghyun
    • 한국신재생에너지학회:학술대회논문집
    • /
    • 2010.11a
    • /
    • pp.47.2-47.2
    • /
    • 2010
  • For reducing outer reflection in mono-crystalline silicon solar cell, wet texturing process has been adapted for long period of time. Nowadays mixed solution with potassium hydroxide and isopropyl alcohol is used in silicon surface texturing by most manufacturers. In the process of silicon texturing, etch rate is very critical for effective texturing. Several parameters influence the result of texturing. Most of all, temperature, process time and concentration of potassium hydroxide can be classified as important factors. In this paper, temperature, process time and concentration of potassium hydroxide were set as major parameters and 3-level test matrix was created by using robust design for the optimized condition. The process optimization in terms of lowest reflection and stable etch rate can be traced by using robust design method.

  • PDF

A Study on the Effects of High Temperature Thermal Cycling on Bond Strength at the Interface between BCB and PECVD SiO2 Layers (고온 열순환 공정이 BCB와 PECVD 산화규소막 계면의 본딩 결합력에 미치는 영향에 대한 연구)

  • Kwon, Yongchai;Seok, Jongwon;Lu, Jian-Qiang;Cale, Timothy S.;Gutmann, Ronald J.
    • Korean Chemical Engineering Research
    • /
    • v.46 no.2
    • /
    • pp.389-396
    • /
    • 2008
  • The effect of thermal cycling on bond strength and residual stress at the interface between benzocyclobutene (BCB) and plasma enhanced chemical vapor deposited (PECVD) silicon dioxide ($SiO_2$) coated silicon wafers were evaluated by four point bending and wafer curvature techniques. Wafers were bonded using a pre-established baseline process. Thermal cycling was done between room temperature and a maximum peak temperature. In thermal cycling performed with 350 and $400^{\circ}C$ peak temperature, the bond strength increased substantially during the first thermal cycle. The increase in bond strength is attributed to the relaxation in residual stress by the condensation reaction of the PECVD $SiO_2$: this relaxation leads to increases in deformation energy due to residual stress and bond strength.

Non-edge isolation for Silicon Solar Cells Process (실리콘 태양전지 공정을 위한 Non-edge isolation)

  • Park, HyoMin;Park, Sungeun;Tark, Sung Ju;Kang, Min Gu;Kim, Young Do;Kim, Donghwan
    • 한국신재생에너지학회:학술대회논문집
    • /
    • 2010.06a
    • /
    • pp.76.1-76.1
    • /
    • 2010
  • Furnace를 이용한 $POCl_3$ 확산 공정은 실리콘 태양전지 제작과정에서 일반적으로 이용되는 에미터 층 형성 공정이다. 하지만, 확산 공정을 통해 P-N Junction을 형성할 경우 전면과 후면의 contact현상이 발생하게 되고 이를 제거하기 위해 Edge isolation 공정을 거치게 된다. 최근에는 레이저로 V 모양의 홈을 형성하는 방법이 이용되고 있다. 본 연구에서는 p-type 실리콘 웨이퍼 기판에 insulating barrier를 형성하여 edge isolation 공정을 없앤 Non-edge isolation공정을 제시한다. Non p-type 실리콘 웨이퍼에 insulating barrier를 형성한다. Insulating barrier가 형성된 BOE용액과 KOH에서의 견딤성 실험을 진행 하였다. 이후, p-type 단결정 실리콘 태양전지의 확산 공정을 진행하여 Non edge isolation 공정을 진행한 경우와 laser를 이용한 edge isolation 공정을 진행한 태양전지를 제작하여 특성을 비교하였다.

  • PDF

A Simulation-Based Decision Support System for Operations of Etching Workstations (시뮬레이션기반의 엣칭공정 생산운영대안 분석시스템)

  • Shin, Yong-Ho;Seo, Jeong-Won;Lee, Tae-Eog;Hahn, Ik-Hwan;Choi, Cheol
    • IE interfaces
    • /
    • v.10 no.1
    • /
    • pp.23-35
    • /
    • 1997
  • 혼류생산을 위한 반도체 웨이퍼 제조라인 중 엣칭공정의 생산운영대안의 평가를 위한 시뮬레이션 기반의 분석시스템의 개발사례를 소개한다. 엣칭공정의 공정특성 및 작업흐름을 소개하고 생산운영을 위한 의사결정 문제를 설명한다. 생산운영대안의 평가 및 비교를 위해서는 시뮬레이션 모델을 활용한다. 웨이퍼의 회로계층의 수만큼 일련의 제조공정을 반복하는 반복방문 방식의 작업흐름 특성 때문에 생기는 타 공정성과 연관성을 반영하되 엣칭공정의 작업흐름에 초점을 맞추기 위해 엣칭공정 이외의 타공정을 단순화시키는 모델링기법을 사용하였다. 엣칭베이내의 복잡한 작업흐름 및 장비운영제약 조건등을 모델링하기 위해 활용한 객체지향방식의 모델링기법의 적용사례를 소개한다.

  • PDF

Fabrication of Organic-Inorganic Nanocomposite Blade for Dicing Semiconductor Wafer (반도체 웨이퍼 다이싱용 나노 복합재료 블레이드의 제작)

  • Jang, Kyung-Soon;Kim, Tae-Woo;Min, Kyung-Yeol;Lee, Jeong-Ick;Lee, Kee-Sung
    • Composites Research
    • /
    • v.20 no.5
    • /
    • pp.49-55
    • /
    • 2007
  • Nanocomposite blade for dicing semiconductor wafer is investigated for micro/nano-device and micro/nano-fabrication. While metal blade has been used for dicing of silicon wafer, polymer composite blades are used for machining of quartz wafer in semiconductor and cellular phone industry in these days. Organic-inorganic material selection is important to provide the blade with machinability, electrical conductivity, strength, ductility and wear resistance. Maintaining constant thickness with micro-dimension during shaping is one of the important technologies fer machining micro/nano fabrication. In this study the fabrication of blade by wet processing of mixing conducting nano ceramic powder, abrasive powder phenol resin and polyimide has been investigated using an experimental approach in which the thickness differential as the primary design criterion. The effect of drying conduction and post pressure are investigated. As a result wet processing techniques reveal that reliable results are achievable with improved dimension tolerance.