• Journal of the Korean Crystal Growth and Crystal Technology
• /
• v.11 no.5
• /
• pp.218-223
• /
• 2001

The chemical-mechanical polishing process was carried out for 2"-dia. sapphire wafer grown by horizontalBridgman method on the urethane lapping pad with the silica sol. The polished wafer shows the full-width at halfmaximum of 200~400 arcsec in double-crystal X-ray diffraction, indicating that the slicing, grinding and lapping processes before the polishing process affected the crystalline structural property of the wafer surface by the mechanical residual stress. For the inclusion of surface treatments after chemical-mechanical polishing such as the thermal annealing at the temperature of $1,200^{\circ}C$for 4 hrs. and chemical etching, the crystalline quality was sigdicantly enhanced with the reduced full-width at half maximum up to 8.3 arcsec.arcsec.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2003.03a
• /
• pp.129-129
• /
• 2003

최근에 능동 영역 액정 표시 소자(Active Matrix Liquid Crystal Display, AMLCD)에서 고해상도와 빠른 응답속도를 요구하게 되면서부터 다결정 실리콘(poly-Si) 박막 트랜지스터(Thin Film Transistor, TFT)가 쓰이게 되었다. 그리고 일반적으로 디스플레이의 기판을 상대적으로 저가의 유리를 사용하기 때문에 저온 공정이 필수적이다. 따라서 새로운 저온 결정화 방법과 부가적으로 최근 디스플레이 개발 동향 중 하나인 대화면에 적용 가능한 공정인 금속유도 결정화 (Silicide Mediated Crystallization, SMC)가 연구되고 있다. 이 소자는 top-gated coplanar구조로 설계되었다. (그림 1)(100) 실리콘 웨이퍼위에 3000$\AA$의 열산화막을 올리고, LPCVD로 55$0^{\circ}C$에서 비정질 실리콘(a-Si:H) 박막을 550$\AA$ 증착 시켰다. 그리고 시편은 SMC 방법으로 결정화 시켜 TEM(Transmission Electron Microscopy)으로 SMC 다결정 실리콘을 분석하였다. 그 위에 TFT의 게이트 산화막을 열산화막 만큼 우수한 TEOS(Tetraethoxysilane)소스로 사용하여 실리콘 산화막을 1000$\AA$ 형성하였고 게이트는 3000$\AA$ 두께로 몰리브덴을 스퍼터링을 통하여 형성하였다. 이 다결정 실리콘은 3$\times$10^15 cm^-2의 보론(B)을 도핑시켰다. 채널, 소스, 드래인을 정의하기 위해 플라즈마 식각이 이루어 졌으며, 실리콘 산화막과 실리콘 질화막으로 passivation하고, 알루미늄으로 전극을 형성하였다 그리고 마지막에 TFT의 출력특성과 전이특성을 측정함으로써 threshold voltage, the subthreshold slope 와 the field effect mobility를 계산하였다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2010.06a
• /
• pp.207-207
• /
• 2010

알루미늄 양극산화 기술은 저가로 공정이 가능하고, 경제적이며 규칙적인 배열의 나노 미터 크기의 미세기공을 형성할 수 있다는 장점을 가지고 있다. 인가전압, 양극산화 용액의 종류, 용액의 농도 및 온도 등의 양극산화 조건을 변화시킴에 따라 나노 기공의 직경 및 길이, 밀도 조절이 용이하다. 알루미늄 판 (aluminum plate)을 이용한 양극산화 기술은 상대적으로 많이 알려져 있으나 알루미늄 박막을 이용한 양극산화기술은 아직도 확립되어 있지 않다. 본 실험에서는 실리콘 기판에 Al을 $5000{\AA}$와 $8000{\AA}$으로 증착시켜서 기판으로 이용하였다. 아주 얇은 두께의 Al은 작은 변화에도 민감하게 반응하기 때문에 공정 변수인 온도와 전압의 정밀한 제어가 되어야 나노 기공의 크기 조절이 가능한 것을 확인하였다.

• Journal of Korean Institute of Industrial Engineers
• /
• v.41 no.6
• /
• pp.579-587
• /
• 2015

Semiconductor manufacturing industry is a high density integration industry because it generates a vest number of data that takes about 300~400 processes that is supervised by numerous production parameters. It is asked of engineers to understand the correlation between different stages of the manufacturing process which is crucial in reducing production costs. With complex manufacturing processes, and defect processing time being the main cause. In the past, it was possible to grasp the corelation among manufacturing process stages through the engineer's domain knowledge. However, It is impossible to understand the corelation among manufacturing processes nowadays due to high density integration in current semiconductor manufacturing. in this paper we propose a canonical correlation analysis (CCA) using both wafer test voltage variables and fail bit counts variables. using the method we suggested, we can increase the semiconductor yield which is the result of the package test.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.15 no.5
• /
• pp.399-405
• /
• 1990

Rapid Thermal Process(RTP) has been used to precisely control and study the reaction rate for the formation of refractory titanuium silicide. Samples were prepared by sputtering deposition layer of titanium on n-type, poly-deposit silicon wafers. The process were then sujected to a matrix of rapid time-temperature profile under nitrgen, argon gas ambient to precisely control the silicide formation. Reacted films were analyzed by the sheet resistance measursrement, SEM, ASR and X-ray diffraction. Results were shown that the resistivity of the silicide films are below 20u-cm and the thickness of silicide films are about two times than that of as-deposited titanium films. Silicidation ambient was likely to happen at the same tamperature-time condition for argon and nitrogen gas.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.510-510
• /
• 2011

Si (100) 2 인치 웨이퍼 위에 RF Magnetron Sputtering 방법으로 Ti 박막을 형성하고, 그 위에 MPCVD (Microwave Plasma Chemical Vapor Deposition) 방법을 이용하여 나노결정다이아몬드 박막을 증착하였다. 지름 3인치, 두께 1/4인치의 Ti 타겟을 사용하고, Ar 가스 유량 11 sccm, 공정 압력 $4.5{\times}10^{-3}$ Torr, RF 전력 100 W, 기판온도 $70^{\circ}C$ 조건에서 2 시간 동안 Ti 박막을 증착하여 약 $0.8{\mu}m$의 박막을 얻었다. 그 위에 공정 압력 110 Torr, 마이크로웨이브 전력 1.2 kW, Ar/$CH_4$ 가스 조성비 200/2 sccm, 기판 온도 $600^{\circ}C$의 조건에서 기판에 -150 V의 DC 바이어스 전압 인가 여부를 변수로 하고, 증착 시간을 변화시켜 나노결정다이아몬드 박막을 제작하였다. FE-SEM과 AFM을 이용하여 다이아몬드 입자의 크기와 다이아몬드 박막의 두께, 표면 거칠기 등을 측정하였고, Raman spectroscopy와 XRD를 이용하여 다이아몬드 결정성을 확인하였다. 바이어스를 인가하지 않았을 경우 증착 시간이 증가할수록 다이아몬드 입자의 평균 크기가 증가하며 입자들이 차지하는 면적이 증가하는 것을 확인하였다. 그러나 2시간이 경과해도 아직 완전한 박막은 형성되지 못하고 약 4시간 이상 증착 시 완전한 박막을 이루는 것이 확인되었다. 이에 비해서 바이어스 전압을 인가할 경우 1시간 내에 완전한 박막을 이루는 것을 확인하였다. 표면 거칠기는 바이어스를 인가한 경우가 그렇지 않은 경우에 비해서 조금 높은 것으로 나타났다. 이러한 바이어스 효과는 표면에서의 핵생성 밀도 증가와 재핵생성 속도 증가에 기인하는 것으로 해석된다.

• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.5 no.2
• /
• pp.132-136
• /
• 2004

A flat type $NO_2$ micro gas sensor was fabricated by MEMS technology. In order to heat up gas sensing material such as $WO_3$ to a target temperature, a micro hotplate was built on the gas sensor. The temperature distribution of micro gas sensor was analyzed by a CFD program, FLUENT. The results showed that the temperature of silicon wafer base was almost similar to that of the room temperature, which indicates that the heat generated at the micro hotplate heated up effectively the sensing material and its thermal isolation was kept. The uniformity of temperature on the sensing material can be improved by modifying the shape of micro hotplate.

• Journal of Biomedical Engineering Research
• /
• v.22 no.2
• /
• pp.145-150
• /
• 2001

대뇌 피질에 삽입하여 깊이에 따라 신경 신호를 기록하기 위한 탐침형 반도체 미세전극 어레이(depth-type silicon microelectrode array, 일명 SNU probe)를 제작하였다. 붕소를 확산시켜 생성된 고농도 p-type doping된 p＋ 영역을 습식식각 정지점으로 사용하는 기존의 방법과 달리 실리콘 웨이퍼의 앞면을 건식식각하여 원하는 탐침 두께만큼의 깊이로 트렌치(trench)를 형성한 후 뒷면을 습식식각하는 방법으로 탐침 형태의 미세 구조를 만들었다. 제작된 반도체 미세전극 어레이의 탐침 두께는 30 $\mu\textrm{m}$이며 실리콘 건식식각을 위한 마스크로 6 $\mu\textrm{m}$ 두께의 LTO(low temperature oxide)를 사용하였다. 탐침의 두께는 개발된 본 공정을 이용해서 5~90 $\mu\textrm{m}$ 범위까지 쉽게 조절할 수 있었다. 탐침의 두께를 보다 쉽게 조절할 수 있게 됨에 따라 여러 신경조직에 필요한 다양한 구조의 반도체 미세전극 어레이를 개발할 수 있게 되었다. 본 공정을 이용해서 개발된 4채널 SUN probe를 사용하여 흰쥐의 제1차 체감각 피질에서 4채널 신경 신호를 동시에 기록하였으며, 전기적 특성검사에서 기존의 탐침형 반도체 미세전극, 텅스텐 전극과 대등하거나 우수한 신호대 잡음비(signal to noise ratio, SNR)특성을 가짐을 확인하였다.

• Korean Journal of Computational Design and Engineering
• /
• v.19 no.3
• /
• pp.214-223
• /
• 2014

This paper presents a bottleneck detection framework using simulation approach in a wafer FAB (Fabrication). In a semiconductor manufacturing industry, wafer FAB facility contains various equipment and dozens kinds of wafer products. The wafer FAB has many characteristics, such as re-entrant processing flow, batch tools. The performance of a complex manufacturing system (i.e. semiconductor wafer FAB) is mainly decided by a bottleneck. This paper defines the problem of a bottleneck process and propose a simulation based framework for bottleneck detection. The bottleneck is not the viewpoint of a machine, but the viewpoint of a step with the highest WIP in its upstream buffer and severe fluctuation. In this paper, focus on the classification of bottleneck steps and then verify the steps are not in a starvation state in last, regardless of dispatching rules. By the proposed framework of this paper, the performance of a wafer FAB is improved in on-time delivery and the mean of minimum of cycle time.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.02a
• /
• pp.386-386
• /
• 2013

반도체 소자의 소형화, 고집적화로 박막의 다층화 및 선폭의 감소 등의 복잡한 제조 공정이 불가피하고, 따라서 공정 중 실리콘 웨이퍼와 금속 박막사이의 확산을 방지하기 위한 많은 연구가 이루어지고 있다. 하지만 현재까지의 연구는 확산방지막의 nano-mechanics 특성 분석에 대한 연구는 전무하다. 본 논문에서 tungsten (W)을 주 물질로, nitrogen (N)을 첨가한 확산방지막을 질소 유량을 2.5, 5, 7.5, 10 sccm으로 변화시켜가면서 rf magnetron sputter 방법으로 tungsten-nitride (W-N) 박막을 증착하였다. 박막의 기본 물성인 증착율, 비저항 및 결정학적 특성을 ${\beta}$-ray, 4-point probe, X-ray diffraction (XRD)를 이용하여 측정하였고, 측정결과 증착 중 질소 유량이 증가할수록 W-N 박막의 비저항은 증가하였고 반대로 증착율과 결정성은 감소하였다. 이는 기존의 연구 결과와 비교하여 일치한 결과로 증착된 박막이 신뢰성을 가짐을 확인하였다. 이후 가장 관심사인 nano-mechanics 특성은 nano-indenter를 이용하여 측정하였다. 측정 결과 시료는 증착 중 질소 유량이 2.5 sccm인 시료를 기준으로 5 sccm 포함된 박막에서 load force-depth 그래프가 급격히 변화하는 경향을 나타내었고, 표면강도(surface hardness)는 10.07 GPa에서 15.55 GPa로 증가하였다. 이후 질소 유량이 7.5 sccm과 10 sccm에서는 12.65 GPa와 12.77 GPa로 질소 유량이 5 sccm 포함된 박막보다 상대적으로 감소하였다. 이는 박막내 결정상으로 존재하는 질소와 비정질 상태로 존재하는 질소의 비율에 의한 것이고, 압축력에 기인하는 스트레스 증가로 판단된다.