

## 論 文

# RTP를 사용한 타이타늄 실리사이드 形成의 工程 調節

正會員 李 龍 宰\*

## Process Control of Titanium Silicide Formation Using RTP

Yong Jae LEE\* *Regular Member*

**要 約** 急速熱處理 공정을 高融點 타이타늄 실리사이드 형성을 위한 反應率의 연구와 정확한 形成 調節에 이용하였다. 試料는 n형 실리콘과 다결정 웨이퍼이며, 타이타늄을 스퍼터로 증착시켰다. 工程은 질소와 아르곤 가스 분위기 下에 실리사이드 형성을 정확하게 조절하기 위해急速時間 温度 분포의 行列로 수행하였다. 반응된 박막은 面抵抗 측정과 전자현미경 사진, 自動分 抵抗 측정, X-선 회折 등으로 分析하였다.

結果는 실리사이드의 抵抗度는  $20\mu\Omega\text{-cm}$  이하이고, 박막 두께는 타이타늄 基着 薄幕의 두께보다 약 2배로 나타났다. 실리사이드 形成 分위기는 아르곤과 氮素가 同一한 温度 时间 조건에서 形成되었다.

**ABSTRACT** Rapid Thermal Process(RTP) has been used to precisely control and study the reaction rate for the formation of refractory titanium silicide. Samples were prepared by sputtering deposition layer of titanium on n-type, poly-deposit silicon wafers. The process were then subjected to a matrix of rapid time-temperature profile under nitrogen, argon gas ambient to precisely control the silicide formation. Reacted films were analyzed by the sheet resistance measurement, SEM, ASR and X-ray diffraction.

Results were shown that the resistivity of the silicide films are below  $20\mu\Omega\text{-cm}$  and the thickness of silicide films are about two times than that of as-deposited titanium films. Silicidation ambient was likely to happen at the same temperature-time condition for argon and nitrogen gas.

## I. 序 論

\*東義大學校 工科大學 電子工學科  
Dept. of Electronic Communication Engineering,  
Dongeui Univ.  
論文番號 : 90-41 (接受 1990. 2. 22)

超高集積回路에서 더욱 패턴의 미세화에 따라 전극의 저항성분을 줄여야 하면서 얇은 接合의 불순물 재분포 등에 영향이 적은 物質이 요구되고 있다.<sup>(1)</sup> 그래서 최근 高融點 金屬 실리사이드가 비교적 高溫에서의 안정성과 거의 금속과

같은 比抵抗 때문에 초고집적 회로에서 게이트 금속, 電極接觸 부위와 Interconnection으로 실리사이드가 적합한 대체 물질로서 연구되고 있다.<sup>(2,3)</sup> 高融點 금속 가운데 타이타늄은 낮은 比抵抗, 酸化에 강한 성질, 热的 안정성, 非反應 금속과의 선택적 식각이 용이하고, 실리사이드 박막은 비교적 낮은 應力 때문에 상당한 관심이 되고 있다.<sup>(3)</sup> 또한 반도체 공정은 크게 速度와 集積度를 위해 큰 구경 웨이퍼를 사용하는 경향이다<sup>(4)</sup>.

이는 접합 깊이가 또한 얕으며 不純物 조절이 정확해야 하며, RC 時定數 조절과 웨이퍼의 均一한 열처리가 문제점으로 대두된다.<sup>(5)</sup> 이런 문제점을 극복하기 위해 급속 열처리 공정이 연구되고 있다.<sup>(6)</sup>

本研究는 초고집적 회로에 관련된 기존의 擴散爐의 어닐링의 문제점을 해결하기 위해, 急速熱處理 공정 장치를 이용하여 타이타늄 실리사이드와 폴리사이드 박막形成 과정의 최적 温度와 時間 변화에 따른 傳導度 변화, 중착 상태에서 실리사이드 형성 薄幕의 두께 변화 관계, 실리사이드와 폴리사이드의 형성 温度-時間 차이와 均一性, 같은 조건에서 形成 가스 분위기 差異 실험, 組成, 分析, 抵抗度의 變化를研究하고자 한다.

## II. 實驗

(100), 燐注入의 N-형,  $1\text{-}5\Omega\text{-cm}$ , 4인치의 單結晶 실리콘 웨이퍼와 산화막을 300nm를 형성 시킨 웨이퍼를 각각 준비하였다. 타이타늄 중착은 스퍼터 장치로 챔버 내의 條件은 온도가 室溫에서 진공은  $1\times10^{-7}\text{Torr}$ , 분위기는 아르곤 6-8mTorr 유입후 表面의 异物質 제거로 35초 동안 에칭을 한후, 이 상태에서 타이타늄을  $17\text{\AA/sec}$ 의 成長率로  $500\text{\AA}$ ,  $1000\text{\AA}$ ,  $1500\text{\AA}$ 으로 형성시켰다. 타이타늄 타켓(Varian 社)은 比抵抗이  $43\mu\Omega\text{-cm}$ , 純度 99.995%이며, 스퍼터 時의 試料에 손상을 최소화하기 위해 낮은 衝突 에너지 1Kw로 공정을 수행하였다.

실리사이드 형성은 급속 열처리 공정 장치(A.G. Associates 社의 Heatpulses 610 모델)에서 하였으며, 장치의 加熱 챔버 구조는 그림1 단면도이며, 热原은  $0.5\text{-}3.5\mu\text{m}$  파장의 텅스텐 할로겐 램프이며, 웨이퍼가 전체적으로 가열되는 점에서 기존 擴散爐에 의한 가열과 비슷한 방법인 等温加熱이다. 온도의 測定은  $700\text{-}1100^\circ\text{C}$  범위는 Pyrometer,  $600^\circ\text{C}$  이하는 热傳帶를 사용하였다.




그림 1. 급속 열처리 공정 장치 단면도  
Close sectional view of RTP system

어닐링 분위기는 아르곤과 질소를 각각 사용하여, 온도  $600\text{-}1100^\circ\text{C}$ 로 변환시키고, 시간을 120초까지 어닐링을 하였으며, 臨界特性 부분은 2초 간격으로 공정을 하였다. 공정후 電氣的特性은 面抵抗 측정으로 比抵抗과 均一性을抽出하였으며, 薄膜의 두께와 표면 상태 및 실리사이드 형성 부분은 SEM, ASR, X-線回折 分析을 하였다.

## III. 結果 및 考察

균일성에서 多結晶이 單結晶 보다 오차가 약간 크기 때문에 다결정 시료에 타이타늄  $1500\text{\AA}$ 을 흡착 후 108점의 면저항 측정 결과로  $5.43\Omega/\square$ 이며, 均一性은  $\pm 1.1\%$ 로 나타났으며, 이때 薄膜의 比抵抗은  $80.7\text{-}82.5\mu\Omega\text{-cm}$ 로 추출되었다.




그림 2. 타이타늄 증착 박막의 균일성  
Uniformity of as-deposit titanium




그림 3. 30초 어닐링의 온도-면저항 결과  
Result of temperature-sheet resistance at 30 sec annealing

실리사이드와 폴리사이드 형성 조건을 추출하기 위해 그림 3은 時間을 30초로 固定한 상태로 어닐링을 온도에 따라 행한 결과로서 吸着時의

면저항 보다 600°C에서 더 큰 면저항을 가지며, 거의 800°C 이상의 온도에서 안정된 실리사이드 ( $TiSi_2$ )가 형성이 되며, 더 高温 變化에서 온도에 무관한 면저항 결과를 보인다.

이 結果 자료는 어닐링 시간 30초에서 800°C 이하의 온도에서는 Ti와 Si의 組成比가 변화하면서 물질 構造도 六方晶界( $Ti_5Si_4$ )에서 直方晶界( $TiSi$ ,  $TiSi_2$ )로 변하는 결과이다.<sup>(2)</sup> 이는 非晶質의 蒸着 상태에서 어닐링에 따라 結晶質 六方晶界로 다시 安定된 直方晶界로 변하고 있다.





그림 4. 면저항-시간 변화 특성  
(a) 600°C 폴리사이드 (b) 800°C 실리사이드  
Characteristics of sheet resistance-time variation  
(a) polycide at 600°C (b) silicide at 800°C

실리사이드 形成의 化學反應은 庫 부피의 金屬

을 감소시키면서 금속 실리사이드 相互作用으로 일어나며, 이 反應과 관련된 體積을 계산할 간편한 방법은 反應 물질의 分子體積과 작용하는 물질의 原子體積을 이용하는 방법이다. 이 형태의 相互作用 관련식은 式(1)이며, 體積變化( $\Delta V$ )는 式(2)이다.



$$\Delta V = \frac{(x \cdot V_M + y \cdot V_{Si}) - V(M_x \cdot Si_y)}{(x \cdot V_M + y \cdot V_{Si})} \times 100 \quad (2)$$

여기에서  $\Delta V$  : 분자체적

x,y : 실리사이드  $M_xSi_y$ 의 금속과 실리콘 원자수

化學反應은 式(1)에 의해  $5Ti + 4Si \rightarrow Ti_5Si_4$ 의 금속 풍부에서 온도변화에 따라 물질 狀態圖가 달라지면서  $5Ti + 3Si \rightarrow Ti_5Si_3$ , 다시 타이타늄이 감소한  $Ti + 2Si \rightarrow TiSi_2$ 로 안정된 構造의 실리사이드로 바뀐다.<sup>(9)</sup> 式(2)의 體積變化는 正의 값을 가지며 타이타늄 실리사이드에서는 23% 30%까지 變化하며, 온도에 따른 面抵抗의 변화는 바로 各組成 물질의 比抵抗과 체적이 다른 원인이다.<sup>(10)</sup>

또 어닐링 温度를 고정시키고 시간을 2초 간격으로 변화시킨 결과의 面抵抗은 그림 4(a), (b)로서 (a)는 타이타늄 두께 500Å, 온도 600°C의 폴리사이드 형성 결과이며, (b)는 800°C에서 타이타늄 두께 500 Å의 단결정 실리사이드 形成 실험 결과이다.

600°C, 800°C의 결과는 그림 3과 같은 特性으로 60초 以內의 어닐링 시간의 특성은 蒸着時의 면적과 面抵抗 값보다 큰 面抵抗 값으로 온도와 시간에 안정된  $TiSi_2$ 가 형성되지 않은 결과이다. 800°C 온도에서는 증착시의 面抵抗 값보다 몇초의 어닐링이 낮은 값을 보이며 시간에 따라 指數적으로 감소하는 결과가 그림 4의 (b)이다. 거의 30초 以上의 증착에서는 시간 變化的 관계와 무관한 면적과 面抵抗의 안정된 실리사이드가 형성된다. 900°C에서는 2,3초의 어닐링으로 安定된 실리사이드 및 폴리사이드가 형성되었다.





그림 5. 형성의 면적과 面抵抗

(a) 실리사이드 (b) 폴리사이드  
Sheet resistance uniformity of formation  
(a) silicide (b) polyide



(a)



(b)

그림 6. 표면의 전자현미경 사진  
 (a) 중착 타이타늄(20000배)  
 (b) 실리사이드(15000배)  
 SEM micrographs of surface  
 (a) as deposit titanium (b) silicide

박막 두께  $1500 \text{ \AA}$ 의 면저항이  $5.40 \Omega / \square$ 가 실리사이드 형성 후  $0.61 \Omega / \square$ 의 크기로 현격히抵抗性分이 감소되었으며, 이는 박막의 比抵抗  $81\mu\Omega \cdot \text{cm}$ 에서  $20\mu\Omega \cdot \text{cm}$ 로 抽出되었다. 어널링 분위기에 따라서는 아르곤이 空素 분위기 보다 조금 빠른 傾向을 보이지만 거의 差異가 적은結果이다.

웨이퍼 내에서 실리사이드 형성의 均一性의 결과가 그림 5이며, (a)는 실리사이드 형성 187점의 면저항을 측정하여 度數分拋로 나타낸 결과로  $1500 \text{ \AA}$ 의 타이타늄 박막의 실리사이드 형성 후 面抵抗은  $0.61 \Omega / \square$ 이고 균일성  $\pm 1.6\%$ 이며 (b)는 같은 조건에서 폴리사이드 156점을 测定한 結果로 平均 면저항은  $0.65 \Omega / \square$ 이며, 均一性이  $\pm 3.2\%$ 이지만 측정값의 도수분포로 아주 양호한 特성을 보인다.

실리사이드의 형성 前後의 表面狀態의 확인

SAMPLE S3 CROSS SECTION




그림 7. 단면 확대 사진(30000배)  
 SEM micrograph of close sectional view




그림 8. 자동분포 시험장치로 두께 측정  
Thickness measurement of ASR

결과가 그림 6의 전자현미경 사진이다. (a)는 2만배 타이타늄 박막 표면의 非晶質 사진이고 (b)는 형성시킨 실리사이드의 萬倍 결과로 실리사이드가 形成되면서 실리사이드 粒子 그레인이 타이타늄 그레인 보다 커지는 結果이다. 이 결과를 더욱 確證하기 위해 그림 7은 3萬倍의 斷面擴大로 실리콘과 실리사이드가 확실하게 구별이 되고 실리사이드 그레인의 크기가 커졌음을 보여 주며 타이타늄 薄幕 두께 1500 Å의 거의 두배 가량의 3000 Å 실리사이드가 形成되었다.

그림 8은 500 Å의 타이타늄 박막을 실리사이드화 시켰을 때 자동분포 저항측정 장치로 抵抗度를 各層마다 测定하였으며, 거의 실리사이드는 1100 Å으로 나타났으며, 이 결과도 그림 7의 결과와 一置하며, 각층별 저항값도 가장 낮게

나타났다. 試料와 측정은 실리사이드化 한 후 酸化層을 APCVD로 5000 Å 吸着 시킨 후 평요한 부위를 경사각 0.01도로 비스듬히 研磨한 후 탐침 간격 1μm, 負荷 10mg, 측정거리 1.0μm 쪽으로 102점을 测定한 결과가 그림 8이다.

타이타늄이 실리콘과의 相互作用에서 형성된 실리사이드의 組成을 分析하기 위해 X-선 回折을 하여, 각 試料에 대한 回折角과 세기를 비교하여 組成比를 분석한 결과가 그림 9로 安定된 실리사이드가 일단 형성된 상태에서 温度와 어닐링 時間에 대한 變化가 없는 物質로 알려진 TiSi<sub>2</sub>이며 構造는 直方晶界(Orthorhombic)로 알려져 있다.<sup>(6)</sup> 그러나 형성시킨 실리사이드의 회절分析 결과 相對的 회절의 세기에서 제1 尖頂값은 散亂角 68.5度에서 TiSi<sub>2</sub>였지만, 제2 첨두값은 62도의 Ti<sub>5</sub>Si<sub>4</sub>와 제3, 제4, 제5는 33.5도, 70도, 64.5도에서 TiSi로 나타났다.<sup>(7)</sup>




그림 9. X-선 회절 분석 결과  
Result of X-ray diffraction

#### IV. 結論

急速熱處理 공정 장치로 실리사이드와 폴리사이드의 形成은 타이타늄 박막 自體의 比抵抗 80μΩ·cm에서 형성후 거의 20μΩ·cm 정도로

抽出되었으며, 두께의 변화는 타이타늄 薄幕 두께의 두배로 形成 되었으며, 실리사이드 그레인 크기도 增加 되었다.  $TiSi_2$ 가 형성되면 어닐링 温度와 時間의 변화에 영향을 받지 않는同一한 面抵抗 特性을 나타내었다.

급속 열처리 공정에 의한 실리사이드 형성 臨界溫度는 30초의 어닐링에서 700°C 근처이며, 700°C 以上 온도에서는 快速 热處理 工程의 어닐링으로 안정된 실리사이드와 폴리사이드 형성이 곤란하며, 時間 보다 温度에 더욱 依存의in 特性을 보였다. 安定된 실리사이드의 組成은 X-線回折分析 결과 제1첨두값은  $TiSi_2$ 였으며, 그다음이  $Ti_5Si_4$ ,  $TiSi$  順으로 組成 되었으며, 均一性은 극히 좁은 정규분포로 平均에 대한 편차는 ±1.6% 로 나타났다.

이 結果는 바이폴라 트랜지스터의 에미터 電極, Interconnection, MOS의 Salicide 등의 初高集積 回路에서 필요한 研究이며, 추후 接觸抵抗, 어닐링 分위기에 따른 不純物의 再分拋의 연구등이 要求된다.

## 参考文献

1. J. Hayden, E. Travis, "A High-performance Sub-half Micron CMOS Technology for Fast SRAMS" IEDM 16.2.1, pp IEDM89-417-420, Dec., 1989.
2. S.P. Murarka Silicides for VLSI Application. New York Academic 1983 pp. 30-131.
3. M.E. Alperin, et al, "Development of the Self-Aligned Titanium Silicides Process for VLSI Applications". IEEE Trans. Electron Devices, Vol. ED-32, No2, pp. 141-149, Feb., 1985.
4. T.O. Sedgwick, T.E. Seidel, B.Y. Tsaur, Rapid Thermal Processing, MRS Symposia Proceedings. 1985. pp. 289-295, pp. 341-348.
5. A.E. Morgan, A.H. Reader "Formation of Titanium Nitride / Silicide Bilayers by Rapid Thermal Anneal in Nitrogen" MRS Symposium 1985. pp. 279-287.
6. D.B. Scott, R.A. Haken "Titanium Disilicide Contact Resistivity and Its Impact on 1- $\mu m$  CMOS Circuit Performance", IEEE Trans., on Electron Devices, Vol. ED-34, No.3, pp.562-574, March, 1987.
7. Yong Jae Lee, Y.S. Yoon et al "Characteristic of Titanium Silicide Formed by Rapid Thermal Annealing" 3rd Asia Pacific Physics Conference Vol.2, pp. 999-1000, June 1988.

李龍宰(Yong Jae LEE) 正會員

1954年10月11日生

1974年3月～1981年2月：慶北大學校工科大學 電子工學科 卒業  
1981年3月～1983年2月：延世大學校大學院 電子工學科(工學碩士)  
1983年3月～1986年8月：延世大學校大學院 電子工學科(工學博士)  
1983年3月～1984年7月：三星半導體研究所 研究員



1985年3月～1988年2月：韓國電子通信研究所 集積回路 改發部 先任研究員

1988年3月～現在：東義大學校 工科大學 電子工學科 助教授  
※主關心分野：semiconductor devices process and design  
modeling, refractory metal silicide.