• 대한전자공학회논문지
• /
• 제26권1호
• /
• pp.38-47
• /
• 1989

GaInAs/InP 이종접합(heterojunction)에서의 부밴드 구조(subband structure)를 self-consistent 방법으로구하였다. GaInAs내의 background impurity와 장벽높이 (barrier height 또는 밴드 불연속: band discontinuity)가 에너지 준위(energy level), 페르미 준위(Fermi level)와 점유율(population)등에 미치는 영향을 살펴보기 위하여, background impurity 농도의 경우 $1.0{\times}10^{14},\;1.0{\times}10^{15},\;1.0{\times}10^{16}\;[cm^{-3}]$, 장벽높이는 0.3, 0.53[eV]에 대하여 각각 살펴 보았다. Background impurity 농도가 증가함에 따라 에너지 값이 증가하며 페르미 준위 역시 증가한다. 아울러 첫번째와 두번째 에너지 준위의 차도 증가한다. 에너지 준위에 대한 전자의 점유율은 background impurity의 증가와 함께 큰 값을 나타내지만 두번째 에너지 준위에 대한 점유율은 거의 변하지 않는다. 장벽 높이가 커지면, 에너지 준위와 페르미 준위는 각각 증가하나 에너지 준위차는 거의 변화가 없다. 그런데, 장벽높이가 큰 경우 첫번째 에너지 준위에 대한 전자의 점유율은 ㄱ마소하는 반면 두번째 준위에 대한 점유율이 다소 증가한다.

• EDISON SW 활용 경진대회 논문집
• /
• 제6회(2017년)
• /
• pp.398-403
• /
• 2017

본 연구에서는 gate-all-around(GAA) 수직 나노선 Field-Effect Transistor(FET)의 소스/드레인 반도체/실리사이드 접합에 존재하는 Schottky 장벽이 트랜지스터의 DC특성에 미치는 영향에 대하여 조사하였다. Non-Equilibrium Green's Function와 Poisson 방정식 기반의 시뮬레이터를 사용하여, Schottky 장벽의 위치와 높이, 그리고 채널 단면적의 크기에 따른 전류-전압 특성 곡선과 에너지 밴드 다이어그램을 통해 분석을 수행하였다. 그 결과, 드레인 단의 Schottky 장벽은 드레인 전압에 의해 장벽의 높이가 낮아져 전류에 주는 영향이 작지만, 소스 단의 Schottky 장벽은 드레인 전압과 게이트 전압으로 제어가 불가능하여 외부에서 소스 단으로 들어오는 캐리어의 이동을 방해하여 큰 DC성능 저하를 일으킨다. 채널 단면적 크기에 따른 DC특성 분석 결과로는 동작상태의 전류밀도는 채널의 폭이 5 nm 일 때까지는 유지되고, 2 nm가 되면 그 크기가 매우 작아지지만, 채널 단면적은 Schottky 장벽에 영향을 끼치지 못하였다. 본 논문의 분석 결과로 향후 7 nm technology node 에 적용될 GAA 수직 나노선 FET의 소자 구조 설계에 도움이 되고자 한다.

• 전기전자학회논문지
• /
• 제26권2호
• /
• pp.306-312
• /
• 2022

서로 다른 PN 비율과 금속화 어닐링 온도에 의해 장벽 높이가 다른 4H-SiC 병합 PiN Schottky(MPS) 다이오드의 전기적 특성과 심층 트랩을 조사했다. MPS 다이오드의 장벽 높이는 IV 및 CV 특성에서 얻었다. 전위장벽 높이가 낮아짐에 따라 누설 전류가 증가하여 10배의 전류가 발생하였다. 또한, 심층 트랩(Z_1/2 및 RD_1/2)은 4개의 MPS 다이오드에서 DLTS 측정을 통해 밝혀졌다. DLTS 결과를 기반으로, 트랩 에너지 준위는 낮은 장벽 높이와 함께 22~28%의 얕은 수준으로 확인되었다. 이는 쇼트키 장벽 높이에 대해 DLTS에 의해 결정된 결함 수준 및 농도의 의존성을 확인할 수 있다.

• 한국대기환경학회:학술대회논문집
• /
• 한국대기환경학회 2003년도 춘계학술대회 논문집
• /
• pp.393-394
• /
• 2003

최근 들어 질소산화물 (NOx)을 저온 플라즈마로 처리하려는 연구가 활발하게 이루어지고 있다. 플라즈마 공정의 단점 중 하나는 다른 공정에 비해 비교적 에너지 소모가 높다는 것인데, 전원 (wall plug)에서 나오는 전력 중 일부만이 플라즈마를 발생시키는데 이용되어, 에너지 효율이 낮은 것으로 보고되고있다. 따라서 플라즈마 공정을 실제 공정에 적용하기 위해 선결되어야할 과제는 에너지 효율을 높이는 것이다. 이러한 에너지 효율은 가스의 조성과 인가 전압 등에 많은 영향을 받는다. 본 연구에서는 교류 유전체 장벽 방전 (Dielectric Barrier Discharge)의 가스 조성과 인가 전압을 변화시키면서 전원에서 반응기로 전달되는 에너지 전달 효율을 살펴보았으며, 에너지 전달효율과 NO의 전환이 상관관계를 살펴보았다. (중략)

• E2M - 전기 전자와 첨단 소재
• /
• 제2권1호
• /
• pp.33-40
• /
• 1989

낮은 에너지(60KeV) 비소 이온주입으로 고종도의 얇은 표면층을 형성시켜 Pt-nSi 쇼트키 다이오드의 유효 장벽높이를 감소시켰다. 역방향 특성을 크게 저하시키지 않고 순방향 임계전압을 400mV에서 200mV로 낮추는데 필요한 이온주입량은 얇은 산화막(215.angs.)이 존재하는 상태에서 비소 이온주입을 한 경우는 9.0*$10^{12}$$cm^{-2}$이고, 산화막이 없는 상태에서 이온주입한 경우는 5.1*$10^{12}$$cm^{-2}$이었다. 이온주입후 열처리 조건은 900.deg.C에서 30분간 N$_{2}$분위기에서 행하였으며 얇은 산화막을 통한 이온주입으로 다이오드의 역방향 특성을 개선하였다.

• 항공우주시스템공학회지
• /
• 제11권6호
• /
• pp.56-63
• /
• 2017

유전체 장벽방전에 의해 발생되는 추력을 실린더 형상의 파이프 내부에서 여러 조건에 대해 측정하였다. 입력 전압 및 주파수는 각각 2에서 9 kVpp 및 5에서 15 kHz를 적용하였으며, 높이가 50 mm부터 100 mm 범위의 실린더에 대해 실험을 수행하였다. 측정 결과에 따르면, 발생된 추력의 크기는 전압 및 주파수를 증가시킬 경우 각각 증가하였으나 실린더의 높이가 증가하면 감소하였다. 실린더 높이가 증가할 때 발생된 추력의 감소는 벽면과의 마찰로 인한 유동의 에너지 손실이 원인이지만, $Coand\check{a}$ 효과의 감소 등 그 외의 추가적인 원인이 있다고 추정된다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.254-254
• /
• 2010

기존의 부유게이트를 이용한 플래시 메모리는 소자의 크기를 줄이는데 한계가 있기 때문에 이를 해결하기 위한 비휘발성 메모리 소자로 CTF가 큰 관심을 받고 있다. CTF 메모리 소자는 기존의 플래쉬 메모리 소자에 비해 쓰고 지우는 속도가 빠르고, 데이터의 저장 기간이 길며, 쓰고 지우는 동작에 의한 전계 스트레스에 잘 견뎌내는 장점을 가지고 있다. 최근 터널 장벽의 두께와 종류를 변화시킨 소자의 전기적 특성을 향상하기 위한 연구들은 많이 있었지만, 터널 장벽의 적층구조 변화에 대한 연구는 비교적 적다. 본 연구에서는 터널 장벽의 적층구조 변화에 따른 CTF 메모리 소자의 프로그램 동작 특성 변화에 대해 관찰하였다. 기존의 단일 산화막 (silicon oxide; O) 대신 산화막과 higk-k 물질인 질화막 (silicon nitride; N)을 조합하여 ON, NON, ONO로 터널 장벽의 여러 가지 적층 구조를 가진 소자를 설계하여 각 소자의 프로그램 동작 특성을 조사하였다. CTF 메모리 소자의 프로그램 동작 특성을 거리와 시간에 따른 연속방정식, Shockley-Read-Hall 유사 트랩 포획 방정식 및 푸아송 방정식을 유한차분법을 사용하여 수치해석으로 분석하였다. WKB 근사를 이용하여 인가된 전계의 크기에 따라 터널링 현상에 의해 트랩층으로 주입하는 전자의 양을 계산하였다. 또한, 터널 장벽의 적층구조 변화에 따른 트랩층의 전도대역과 트랩층 내부에 분포하는 전자의 양을 시간에 따라 계산하였다. 계산 결과에서 터널 장벽의 적층구조 변화가 CTF 메모리 소자의 프로그램 동작 특성에 미치는 영향을 알 수 있었다. 소자의 프로그램 동작 특성을 분석함으로써 CTF 메모리 소자에 적합한 터널 장벽의 구조를 알 수 있었다. 기존의 단일 산화막보다 얇아진 산화막의 두께와 낮은 질화막의 에너지 장벽 높이로 전자의 터널링 현상이 더 쉽게 일어나기 때문에 ON 구조로 터널 장벽을 적층한 CTF 메모리 소자의 프로그램 속도가 가장 빠르게 나타났다. 이러한 결과는 터널 장벽의 구조적 변화가 전자의 터널 효과에 미치는 영향을 이해하고 프로그램 동작 속도가 빠른 CTF 메모리 소자의 최적화에 도움을 줄 수 있다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
• /
• pp.474-474
• /
• 2012

유기발광소자는 다른 디스플레이에 비해 높은 명암비와 색재현성의 장점을 갖는 차세대 디스플레이로서, 얇은 박막 특성을 가지고 있기때문에 모바일용 디스플레이 기술로 많이 사용되고 있다. 하지만 낮은 발광효율, 높은 구동전압 및 전압에 따른 색좌표 변화의 문제점을 가지고 있어 이를 극복하기 위한 많은 연구가 진행되고 있다. 유기 발광 소자의 발광효율을 높이며 구동 전압을 낮추기 위해 호스트물질에 다양한 도펀트를 도핑하고 있다. 높은 발광효율을 가지는 도펀트인 5,6,11,12-tetraphenylnaphthacene (rubrene)을 사용한 유기발광소자는 rubrene의 안정된 분자 에너지 레벨로 인해 전자들이 포획되는 현상이 나타나 효율이 감소되는 원인이 규명되지 않았다. 본 연구에서는 rubrene을 발광층으로 사용하여, 전공수송층인 N,N_-bis-(1-naphthyl)-N,N_-diphenyl-1,1-biphenyl-4,4-diamine (NPB)의 두께에 따른 I-V 변화와 전계발광 스펙트럼를 분석하여 두께에 따른 rubrene의 전자 포획를 관찰하였다. rubrene보다 큰 lowest unoccupied molecular orbital 에너지를 갖는 NPB와 에너지장벽으로 낮은 highest occupied molecular orbital 에너지를 갖는 4,7-diphenyl-1,10-phenanthroline을 각각 교차되게 적층한 유기발광소자의 I-V 변화와 전자 전공 재결합층의 위치변화에 따른 전계발광 스펙트럼을 비교 분석하였다. 이 결과는 발광층 내부의 rubrene의 상대적인 위치와 에너지장벽과의 상관관계에 따른 전자 포획 메커니즘을 이해하는데 도움 줄 것이다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2000년도 제18회 학술발표회 논문개요집
• /
• pp.79-79
• /
• 2000

탄화규소는 그 전기적, 열적 기계적 안정성 때문에 새로운 반도체 재료로서 주목받고 있는 물질이다. 탄화규소를 이용하여 전자소자를 제조하기 위해서는 ohmic 접촉과 Schottky 접촉을 형성하는 전극물질의 개발이 선행되어야 하며, 고온, 고주파, 고출력용 반도체 소자를 제조하기 위해서는 전극의 고온 안정성 확보가 필수적이다. 따라서 탄화규소 소자의 응용범위는 전극에 의해서 제한된다고 할 수 있다. 일반적으로 전극을 증착한 후 원하는 접촉 특성을 얻기 위해서는 열처리 과정을 거쳐야 하며 접촉의 특성이 열처리에 의해 영향을 받는 것으로 알려져 있다. 따라서 본 연구에서는 열처리가 금속/탄화규소 접촉의 특성에 미치는 영향을 알아보고자 하였으며, 이를 바탕으로 우수한 Schottky 다이오드의 제작 가능성을 타진해보고자 하였다. 유기실리콘 화합물 원료인 TEMSM(bis-trimethysilylmethane)을 사용하여 실리콘 기판위에 단결정 $eta$-Sic 박막을 증착하였다. 기판의 영향을 줄이기 위하여 $\beta$-Sic 박막의 두께가 $1.5mu extrm{m}$ 이상인 시편을 사용하였다. 전극으로는 Pt를 사용하였으며, 전극 증착은 DC magnetron sputter를 이용하였다. 전기적인 특성을 분석하기 위하여 전류-전압, 커패시턴스-전압 특성을 분석하였고, XRD와 AES를 이용하여 계면에서의 반응을 알아보았다. Hall 측정 결과 모든 $\beta$-Sic 박막은 약 2$\times$1018cm-3 정도의 도핑 농도를 갖는 n형 탄화규소임을 확인하였다. Pt/$\beta$-Sic 접촉은 열처리 전에는 ohmic 접촉 특성을 보였으나 열처리 후에는 Schottky 접촉의 특성을 나타냈다. 전기적 특성 분석을 통하여 열처리 온도가 증가할수록 에너지 장벽의 높이가 증가하는 것을 알 수 있었다. 이상적인 Pt/$\beta$-Sic 접촉의 특성을 보이는 것은 전극 증착시 sputtering에 의하여 계면에 발생한 결함이 도너의 역할을 하여 에너지 장벽의 두께를 감소시켜 tunneling을 촉진하기 때문인 것으로 판단된다. 열처리 후 접촉 특성이 변화하는 것은 이러한 결함들의 소멸 때문으로 생각된다. AES 분석을 통하여 열처리시 Pt가 $\beta$-Sic 내부로 확산하는 것을 알 수 있었으며, 이 때 Pt가 $\beta$-Sic 와 반응하여 계면에 실리사이드가 형성됨으로써 Pt/$\beta$-Sic 계면이 보다 안정한 탄화규소 박막 내부로 이동하게 되고 계면의 결함 농도가 줄어드는 것이 접촉 특성 변화의 원인이라 할 수 있다. 열처리 온도가 증가함에 따라 계면이 점점 $\beta$-Sic 내부로 이동하여 결함농도가 낮아지기 때문에 tunneling 효과가 감소하여 에너지 장벽이 높아지게 된다. Pt를 ohmic 접촉과 Schottky 접촉 전극물질로 이용하여 제작한 Schottky 다이오드는 ohmic 접촉 형성시 Schottky 접촉에 발생하는 wputtering 손상에 의하여 좋은 정류특성을 얻지 못하였다. 따라서 chmic 접촉 전에 Schottky 접촉의 passivation이 필요한 것으로 판단된다.

• 세라미스트
• /
• 제1권1호
• /
• pp.28-36
• /
• 1998

세라믹 분발의 분산안정성은 입자의 입경 및 형상, 배열형태, 그리고 분산기구에 따라 크게 달라진다. 대체로 입경이 콜로이드 범위내에 존재하면 일반적인 정전반발력이나 입체반발력에 의하여 분산이 가능하지만, 콜로이드 범위를 넘는 조대한 입경을 가지는 분말에서는 진정한 분산안정성을 얻는 것은 불가능하다. 비록 콜로이드 범위에 속히는 입경을 가지더라도 Hamaker 상수가 매우 높거나 기하이방성을 가진 입자가 우선배향성을 가지는 경우에도 마찬가지의 결과를 보여 준다. 진정한 의미의 분산안정성을 얻을 수 없는 경우 입자 간 포텐셜 에너지의 절대값이 최소가 되도록 함과 더불어 고분자 흡착층이나 전기이중층의 두께를 조정하여 입지간 평형거리를 조정하여 후속공정에서의 균일성을 유지하는 것이 기능하다. 이와 같은 제한응집은 진정한 의미의 분산안정성을 얻을 수 없는 분말을 구성분말로 하는 단미는 물론 복합재료에서도 활용이 가능하다. 나노 크기의 입경을 가지는 분말에서는 반데르발스 인력은 상대적으로 작지만, 정전반발력도 동시에 작아지기 때문에 에너지 장벽의 높이가 충분하지 않은 경향을 보인다. 따라서, 나노 분말의 분산안정성은 흡착층의 두께가 크지 않는 저분자량의 고분자를 흡착시켜 입체반발력을 부여하는 것이 바람직하다.