• 국방과기술
• /
• 12호통권154호
• /
• pp.18-21
• /
• 1991

기술개발의 촉진만이 냉엄한 신국제질서속에서 우리가 살아남을수 있는 길이며, 연구개발의 활성화는 시급한 당면과제입니다. 이를 위해 국내개발영역과 국방기술개발의 저변을 확대해나가는 한편 핵심 기술 위주의 국제협력을 도모하며, 품질혁신운동을 전개해 나가야 합니다. 또한 이를 뒷받침하기 위해 국방연구개발투자를 향후 5년내에 국방비의 5% 수준으로 상향조정할 계획입니다

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2002년도 봄 학술발표논문집 Vol.29 No.1 (A)
• /
• pp.736-738
• /
• 2002

본 논문에서는 카메라 이동 및 피사체의 움직임 특성을 이용한 움직인 검출 방식을 제안한다. 카메라 이동 및 피사체의 움직임 특성을 파악하여 움직임을 검출하기 위해 이전 프레임과 현재 프레임 간의 화소 차이의 평균 및 화면 내의 물체의 에지 정보를 이용하여 현재 프레임의 움직임 정도를 판단한다. 그리고 움직임 검출의 정확도를 높이기 위해 화소 차이의 평균을 3단계로 나누어 연산한다. 제안된 움직임 검출 방식은 기존의 움직임 검출 방식에서 나타난 문제점을 보완하며 움직임 검출 범위를 높일 수 있음을 컴퓨터 시뮬레이션을 통해 확인할 수 있었으며, 아남 0.25$\mu$m 공정 라이브러리와 Synopsys 툴을 이용해 VHDL로 구현하였다.

• 한국항행학회논문지
• /
• 제7권2호
• /
• pp.206-210
• /
• 2003

본 논문에서는 최신의 미세공정인 0.18um CMOS 공정을 이용한 표준 셀 라이브러리를 설계하고, 이를 P&R(Placement and Routing) CAD 툴에 사용할 수 있도록 포팅한다. 제작결과를 검증하기 위하여 간단한 테스트칩을 제작하였으며 설계에 사용된 표준 셀 라이브러리는 0.18um 아남반도체의 공정이다. 이러한 설계 및 제작과정을 통하여 최신의 미세공정을 이용하여 디지털 시스템의 자동설계가 가능함을 확인하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2000년도 학술대회 논문집 전문대학교육위원
• /
• pp.132-135
• /
• 2000

본 논문에서는 ADSL 모뎀용 아날로그 Front-end 단에 사용되는 Rx과 Tx단의 연속시간 Gm-C 고역 및 저역 통과 필터를 설계하였다. 설계된 Tx의 아날로그 저역 통과 필터는 차단 주파수, 138kHz의 3차 Elliptic 함수를 이용하였고, Rx에서는 138kHz의 3차 Butterworth 고역 필터와 1.1MHz의 3차 Butterworth 저역 필터를 이용하여 설계하였다. 설계된 모든 필터는 주파수와 이득의 튜닝을 용이하게 하고 잡음특성에 유리한 연속시간 Gm-C 실현 법을 이용하여 구현하였다. Gm-C 실현 법을 이용하기 위하여 선형 특성이 개선된 Gm-C 적분기를 새롭게 설계하여 이용하였다. 설계에 활용된 파라미터는 IDEC에서 제공한 아남의 $0.25{\mu}m$ CMOS 1-poly, 5-metal 공정 파라미터를 이용하였으며, 2.5V의 저전압으로써 회로로 구성하였고 HSPICE를 이용하여 검증하였다.

• 한국정보통신학회논문지
• /
• 제11권10호
• /
• pp.1968-1976
• /
• 2007

본 논문에서는 다양한 페이딩 채널을 모델화 할 수 있는 나카가미-m 확률밀도함수를 이용하여 이동통신 채널 환경에서 필연적으로 존재하는 페이딩 환경을 고려한 MC DS-CDMA시스템의 직 병렬 혼합 동기 획득 성능을 분석 하였다. 동기 획득 시스템은 검색모드(Search Mode)와 확인모드(Verification Mode)를 갖도록 설계하여 나카가미-m 확률밀도 함수를 이용하여 동기 획득에 필요한 신호검출확률(Probability of Detection), 탐지 실패 확률 (Probability of Miss), 및 오경보율(False Alarm Rate)을 이론적으로 유도하여 직 병렬 혼합 동기 획득 알고리즘의 평균 동기 획득 시간(MAT)를 유도하고 시뮬레이션을 통하여 검증하였다.

• 대한전자공학회논문지SD
• /
• 제44권6호
• /
• pp.42-49
• /
• 2007

H.264/AVC에서 압축 효율을 향상시키기 위해 사용된 엔트로피 코딩(entropy coding)중에 CABAC(Context-based Adaptive Binary Arithmetic Coding)은 하드웨어 복잡도가 높고 비트 시리얼 과정에서 데이터 의존도(data dependancy)가 존재하기 때문에 빠른 연산이 어렵다. 본 논문에서는 H.264/AVC에 사용되는 CABAC의 핵심부분의 이진 산술 부호화기 (binary arithmetic encoder)의 정규화 과정을 효율적으로 구성하여 각 입력 심벌 정규화 과정의 반복횟수에 관계없이 매 클럭에 입력 심벌이 부호화 되도록 하였다. 또한 제한된 하드웨어로 인해 발생하는 캐리 발생 문제를 처리기 위해 채택된 bistOutstanding을 127까지 처리할 수 있으며 동시에 입력 심벌을 지연(stall) 없이 부호화 할 수 있다. 3단 파이프라인으로 구성된 구조는 동부 아남 $0.18{\mu}m$ 표준 셀 라이브러리를 사용하여 합성한 결과 최대 290MHz로 동작한다.

• 대한전자공학회논문지SD
• /
• 제43권12호
• /
• pp.1-7
• /
• 2006

본 논문에서는 자동 온도 보상 기법을 사용한 on-chip CMOS 내부 전원 전압 발생기를 제안하였다. PMOSFET의 경우, 게이트 바이어스 저압에 따라 온도의 변화에 대한 소오스-드레인간 전류 특성이 달라진다. 제안된 내부 전원 전압 발생기는 서로 다른 게이트 바이어스 전압에 두 개의 PMOSFET를 놓고, 이의 온도에 대한 서로 상이한 소오스-드레인간 전류 특성을 이용하여 내부 전원 전압 발생기 전체의 온도 의존도를 줄였다. 제안된 회로는 동부-아남 $0.18{\mu}m$ 공정을 이용하여 제작되었으며 측정 결과로 내부 전원 전압은 $-10^{\circ}C{\sim}100^{\circ}C$의 범위에서 $-0.49mV/^{\circ}C$의 온도 의존도를 보였으며 $2.2V{\sim}4.0V$의 동작 범위에서 외부 전압에 대하여 내부 전원 전압의 변화는 6mV/V를 나타내었다. 전체 전류소모는 $1.1{\mu}A@2.5V$로 저전력을 구현할 수 있었다.

• 대한전자공학회논문지SD
• /
• 제47권11호
• /
• pp.54-64
• /
• 2010

Reed-Solomon(RS) 코드는 강력한 에러 정정 능력으로 널리 사용된다. 최근 Sudan에 의해 Reed-Solomon 코드의 리스트 디코딩 알고리즘이 정립되었다. 리스트 디코더는 일반적인 디코더보다 더 큰 디코딩 반경을 가지며 하나 이상의 코드를 찾아낸다. 리스트 디코더는 복잡도와 latency가 매우 큰 Interpolation 과 Factorization 단계를 포함하므로 효율적인 하드웨어 설계가 필요하다. Factorization 은 latency가 매 단계마다 변하는 특성을 가져 복잡도가 높으며, 하드웨어 효율 저하의 문제가 발생한다. 본 논문에서는 하드웨어의 재사용을 높인 구조와 알고리즘의 효율적인 처리 스케쥴을 제안한다. 제안한 구조는 각 단계를 작은 단위의 R-MAC 유닛으로 나누어 매 단계마다 하드웨어를 재구성하여 처리함으로서 높은 하드웨어 효율과 효율적인 메모리 구조를 통해 복잡도가 낮은 순차처리를 적용하면서도 높은 처리량을 보이며, 여러 가지 어플리케이션에 적용가능하다. 제안한 구조는 동부 아남 $0.18{\mu}m$ 표준 셀 라이브러리를 사용하여 합성한 결과 최대 동작 주파수는 330MHz이다.

• 대한전자공학회논문지SD
• /
• 제44권3호
• /
• pp.35-42
• /
• 2007

타원곡선 암호 시스템에서 유한체 연산은 핵심적인 부분을 차지하고 있지만 나눗셈 연산의 경우 연산 과정이 복잡하여 이를 위한 효율적인 알고리즘 및 하드웨어 설계가 필요하다. 본 논문에서는 매우 큰 소수 m을 가지는 $GF(2^m)$상에서 효율적인 면적과 연산시간을 갖는 Radix-4 시스톨릭 나눗셈기를 제안한다. 제안된 유한체 나눗셈기는 유클리드 알고리즘과 표준기저 방식을 사용하였다. 수학적 정리를 통한 효율적인 알고리즘과 Radix-4에 맞는 새로운 카운터 구조를 제안하였고 이를 VLSI 설계에 적합하도록 시스톨릭 구조를 이용하여 설계하였다. 제안된 구조는 기존의 병렬 및 직렬 나눗셈기, Digit-serial 시스톨릭 나눗셈기와 비교해서 효율적인 면적과 연산 시간을 갖는다. 본 연구에서는 $GF(2^{193})$에서 동작하는 유한체 나눗셈기를 설계하였으며, 동부아남 $0.18{\mu}m$ 표준 셀 라이브러리를 사용하여 합성한 결과 최대 동작 주파수는 400MHz이다.

• 대한전자공학회논문지SD
• /
• 제45권7호
• /
• pp.52-60
• /
• 2008

디블록킹 필터는 H.264/AVC의 디코딩 과정에서 생기는 블록 왜곡 현상을 없애주고 압축율을 높여준다. 하지만 디블록킹 필터는 디코더에서 1/3의 계산 량을 차지할 만큼 계산 량이 많아 이를 위한 효율적인 하드웨어 설계가 필요하다. 본 논문에서는 적절한 메모리 구조를 사용하여 데이터의 재사용을 높이고, 두 개의 필터를 사용하여 성능을 개선한 디블록킹 필터의 구조를 제안한다. 제안된 구조는 적은 초기화 클럭 이후 두 개의 필터가 동시에 동작하여 데이터가 준비되는 대로 필터링을 수행하여 처리량을 높이고, 외부메모리의 참조를 최소화한다. 제안된 구조는 하나의 매크로블록을 필터링하는 데에 96클럭이 소요되며, 동부아남 $0.18{\mu}m$ 표준 셀 라이브러리를 사용하여 합성한 결과 최대 동작 주파수는 200MHz이다.