• 반도체디스플레이기술학회지
• /
• 제21권3호
• /
• pp.1-6
• /
• 2022

Modern computer systems usually have special hardware for operations used in deep learning workload even edge computing environment. Non-volatile memories (NVMs) have been considered for alternative memory storage because they consume little static energy and occupy small area. However, there is a problem for NVMs to be directly adopted. An NVM cell has limited write endurance, so that the lifetime of NVM-based memory system is much shorter than that of conventional memory system. To overcome this problem for the deep learning system, this paper proposes a novel method to extend the lifetime based on the analysis of the deep learning workloads. If an incoming block has more than a predefined number of frequently used values, the cacheline is defined as write friendly block. During the victim selection, the cacheline has lower possibility to be chosen as victim. The experimental results show that the lifetime is increased by about 50% and energy consumption is decreased by 3% with a little performance hurt.

• 컴퓨터교육학회논문지
• /
• 제16권4호
• /
• pp.33-45
• /
• 2013

본 연구는 고등학생이 컴퓨터 프로그래밍을 사용하여 문제를 해결할 때 아이디어를 어떻게 포착하며 아이디어를 어떻게 구체화시키면서 코딩을 해 나가는지를 살펴봄으로써 다양한 논리적 사고력의 발현과 오류 수정을 통해 정보과학적 사고와 관련된 능력이 펼쳐지는 양상을 탐구하였다. 연구참여자 K를 대상으로 2011년 10월부터 5회에 걸쳐 비디오 기반 회상 면담과 심층면담을 혼합하여 하노이탑 과제에 대한 C 프로그래밍을 하는 경험을 데이터로 수집하였다. K는 컴퓨터 프로그래밍을 할 때 '처음에 문제를 천천히, 차근차근 읽어보고 직접 노트에 쓰기도 하고, 그 문제를 분석해서 패턴들을 찾아내고 생각을 구체화하여 알고리즘을 적용하고 컴퓨터로 구현해 나가는 것' 방식을 드러내 보였다. 이러한 과정에서 '자기만의 생각을 실험해 보는 것에' 재미를 느끼면서 과학적 사고에 가까운 사고 패턴을 보여주었으며 일상생활에서 알고리즘적 사고를 적용하는 등 사고력의 향상에 관련되는 부분을 드러내 보여 주었다.

• 전자공학회논문지
• /
• 제50권6호
• /
• pp.122-130
• /
• 2013

메모리반도체산업이 성장함에 따라 수요와 공급이 큰 폭으로 증가하고 있다. 그 중 플래시 메모리가 스마트폰, 테블릿PC, SoC(System on Chip)산업에 많이 사용되고 있다. 플래시 메모리는 NOR-형 플래시 메모리와 NAND-형 플래시 메모리로 나뉜다. NOR-형 플래시 메모리는 BIST(Built-In Self Test), BISR(Built-In Self Repair), BIRA(Built-In Redundancy Analysis) 등 많은 연구가 진행되었지만 NAND-형 플래시 메모리 BIST는 연구가 진행되지 않았다. 현재 NAND-형 플래시 메모리 패턴 테스트는 고가의 외부 테스트 장비를 사용하여 테스트를 수행하고 있다. NAND-형 플래시 메모리에서는 블록단위로 소거, 페이지 단위로 읽기, 쓰기 동작이 가능하기 때문에 자체 내장 테스트가 존재하지 않고 외부장비에 의존하고 있다. 고가의 외부 패턴 테스트 장비에 의존해서 테스트를 수행하던 NAND-형 플래시 메모리를 외부 패턴 테스트 장비 없이 패턴 테스트를 수행할 수 있도록 두 가지의 유한 상태 머신 기반 구조를 갖고 있는 BIST를 제안한다.

• 한국인터넷방송통신학회논문지
• /
• 제16권6호
• /
• pp.177-181
• /
• 2016

본 논문에서는 저널링을 사용하는 전가상화 시스템에서 호스트 캐시의 효율을 높이기 위한 기법을 제안한다. 게스트의 저널링 데이터는 쓰기를 위해 호스트 캐시에 한번만 접근되는 패턴과 빈번한 sync 명령으로 인해 캐시의 효율을 감소시킨다. 이러한 성능 감소를 줄이기 위하여 본 논문에서는 게스트의 저널링 데이터가 호스트 캐시에 접근하는 것을 막는 PDC라는 기법을 제안한다. PDC는 Linux 4.14 버전에서 QEMU-KVM 2.1 버전을 기반으로 구현하였으며, 다양한 워크로드에서 3-32%의 성능 향상을 보였다.

• 한국인터넷방송통신학회논문지
• /
• 제18권5호
• /
• pp.155-160
• /
• 2018

본 논문에서는 범용 시스템에서 널리 사용되는 버퍼캐쉬가 렌더링 소프트웨어 수행시 비효율적으로 동작한다는 것을 분석하고 이를 해결하는 렌더링 시스템용 버퍼캐쉬 관리 기법을 제안한다. 이를 위해 본 논문은 먼저 다양한 렌더링 파일 입출력 트레이스를 추출하여 렌더링의 고유한 입출력 패턴을 분석하였다. 그 결과 렌더링 파일 입출력은 주기가 긴 반복참조와 주기가 짧은 반복참조, 임의참조, 그리고 1회성 쓰기참조로 구성된다는 것을 발견하였다. 본 논문은 이러한 렌더링의 파일참조 특성을 고려하여 버퍼캐쉬 공간을 참조별로 할당하고 그에 맞는 관리 기법을 제안하여 기존 버퍼캐쉬 대비 평균 19%, 최대 55%의 성능을 개선시켰다.

• 대한임베디드공학회논문지
• /
• 제13권3호
• /
• pp.151-160
• /
• 2018

NAND flash memories have the advantages of fast access speed, high density and low power consumption, thus they have increasing demand in embedded system and mobile environment. Despite the low power and fast speed gains of NAND flash memory, DRAM disk buffers were used because of the performance load and limited durability of NAND flash cell. However, DRAM disk buffers are not suitable for limited energy environments due to their high static energy consumption. In this paper, we propose WAP-LRU (Write pattern Analysis based Placement by LRU) hybrid disk buffer management policy. Our policy designates the buffer location in the hybrid memory by analyzing write pattern of the workloads to check the continuity of the page operations. In our simulation, WAP-LRU increased the lifetime of NAND flash memory by reducing the number of garbage collections by 63.1% on average. In addition, energy consumption is reduced by an average of 53.4% compared to DRAM disk buffers.

• 한국컴퓨터정보학회:학술대회논문집
• /
• 한국컴퓨터정보학회 2019년도 제59차 동계학술대회논문집 27권1호
• /
• pp.7-8
• /
• 2019

자료경합은 두 개 이상의 스레드가 같은 공유메모리에 적절한 동기화 없이 접근하고, 적어도 한 개의 접근사건이 쓰기일 때 발생할 수 있는 동시성 오류이다. 자료경합은 프로그래머가 의도하지 않은 비결정적인 수행결과를 초래하여, 항공기 소프트웨어와 같은 고신뢰성이 요구되는 프로그램에서 치명적인 오류를 발생시켜 인적 물적 손해로 이어질 수 있다. 자료경합 탐지기법은 이러한 문제를 사전에 탐지하여 수정하는데 사용되어진다. 하지만 GPGPU 프로그램에서의 자료경합은 CPU 병행프로그램에서보다 복잡한 실행구조를 가지고 있어 스레드 및 메모리 계층, 스케줄링, 동기화 기법 등의 많은 변수가 존재한다. 이로 인해 실세계 프로그램에 자료경합 탐지기법을 적용하여 검증 시 이러한 변수들을 반영하여 실험하는데 많은 노력이 소요된다. 본 논문은 실세계 프로그램에서의 자료경합을 대표하는 4가지 패턴의 합성프로그램으로 이루어지고 실행 시 스레드 및 메모리 계층, 스레드 구조, 메모리 사용량 및 동기화 방안을 지정할 수 있는 벤치마크 모음을 제시한다.

• 한국멀티미디어학회논문지
• /
• 제9권4호
• /
• pp.377-387
• /
• 2006

디지털 문서가 가진 동적인 컨텐츠의 사용을 통한 높은 정보 전달성과 공유 용이성 등의 장점으로 인해 점차적으로 디지털 문서가 종이 문서의 역할을 대신하고 있다. 하지만 종이 문서가 가진 높은 가독성과 휴대성, 저렴한 가격 등의 장점 때문에 사용자들은 여전히 종이 문서를 선호한다. 이와 같이, 종이 문서를 선호하는 사람들에게 디지털 문서의 장점을 제공하기 위해서, 종이 문서에 디지털 정보를 담는 것에 대한 다양한 연구가 이루어지고 있다. 본 논문은 사용자가 직접 펜을 이용하여 종이 문서에 디지털 정보들을 삽입, 삭제, 수정할 수 있는 Hybrid Documents Authoring Tool(HDAT) 을 제안한다. 제안된 시스템은 읽기와 쓰기 기능을 모두 지원하는 통합형 저작 도구 시스템이다. 또한 문서의 인식을 위해 마커나 패턴 등과 같은 부수적인 장치의 도움 없이 컴퓨터 비전 기술만을 이용함으로써 사용자에게 최대한 자연스러운 환경을 제공한다. 실험을 통해 우리는 제안된 시스템의 효용성을 확인하고, 카메라에 의해 발생하는 제약 아래에서 영상 기반 문서 검색을 위한 카메라 해상도, 입력 영상의 크기, 비교할 샘플의 개수 등의 최저 한계를 측정함으로써 시스템이 실생활 에 적용되었을 때 발생할 수 있는 다양한 상황에서 만족할 만한 성능을 낼 수 있음을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제37권4호
• /
• pp.1-6
• /
• 2000

최근에 빠른 쓰기/읽기 속도, 적은 소비 전력과 비휘발성을 가지는 메모리 캐패시터의 유전 재료로서 SrBi/sub 2/Ta/sub 2/O/sub 9/(SBT)에 대한 관심이 집중되고 있다. 강유전체 물질을 이용한 고밀도 FeRAM을 생산하기 위하여서는 식각에 의한 패턴이 형성되어야 한다. 강유전체 물질의 성장과 그 전기적 특성에 관한 연구와 발표는 많이 발표 되고 있다. 그러나, 강유전체 물질의 식각의 어려움 때문에 SBT 박막 식각에 관한 연구는 거의 전무하다고 할 수 있다. 그러므로, SBT 박막의 식각의 특성을 알아보기 위하여, SBT 박막은 CF/sub 4/Ar 가스 플라즈마를 이용하여 MEICP로 식각 되어졌다. XPS를 이용하여 식각 된 SBT 박막의 표면에서의 화학 반응을 분석하였고, XPS 분석을 검증하기 위하여 SIMS 분석을 하여 비교하였다.

• 대한전자공학회논문지SD
• /
• 제48권10호
• /
• pp.46-53
• /
• 2011

본 논문에서는 MLC 낸드플래시 메모리의 CCI(cell-to-cell interference)의 제거를 통한 에러 보정 등화기(equalizer)를 제안한다. 매년 메모리의 집적도가 두 배가 되고, MLC(multi level cell) 기술의 개발 등으로 플래시 메모리 시장의 급성장이 이루어졌다. CCI는 주변 셀이 프로그램 되면서 발생하는 영향으로 에러 발생에 중요한 요소이다. 제안된 CCI의 모델을 수식화하고, CCI의 제거를 통한 등화기를 설계하였다. 이 모델은 MLC 낸드플래시의 프로그램 순서와 주변 패턴을 기반으로 프로그램 전압(program voltage)의 영향이 고려되었다. 또한 제안된 등화기는 MLC NAND 플래시 메모리 1-블록에 데이터를 읽기/쓰기 동작의 측정 결과와 Matlab을 통하여 설계 및 검증되었다. 이 등화기는 심각한 CCI를 가지고 있는 20nm 낸드플래시 메모리 채널에서 약 60%의 에러 개선율을 보였다.