• Title/Summary/Keyword: 실리콘 패드

Search Result 30, Processing Time 0.049 seconds

Effect of Nitrogen Implantation on characteristics of gate oxide (질소 주입에 따른 게이트 산화막의 특성에 미치는 영향)

  • Chung, Seoung-Ju;Kwack, Gae-Dal
    • Proceedings of the KIEE Conference
    • /
    • 1999.07d
    • /
    • pp.1833-1835
    • /
    • 1999
  • 게이트 산화막의 breakdown 전압을 나추기 위해 질소 주입을 하는 과정은 실리콘층에 패드 산화막을 성장시킨 후 실리콘과 패드 산화막 층사이에 질소 이온을 주입하였다. 이온 주입 후 패드 산화막 층을 제거하고 그 위에 게이트 산화막 층을 성장시키는 방법을 사용하였다. 이러한 방법을 질소 이온의 농도를 변화시키면서 여러번 반복하였다 그래서 질소 이온 농도의 변화에 따른 게이트 산화막 두께의 변화를 측정하였다. 그 결과 질소 농도이 따른 게이트 산화막 성장비율을 알아 보았다. 그리고 질소 농도의 변화에 따른 Breakdown 전압과 누설 전류의 변화를 측정하였다. 또한 앞에서 말한 질소 주입 공정이 들어가면서 추가적으로 발생하는 과정에 대해 고찰하였다.

  • PDF

Fabrication technology for miniaturization of the spin-valve transistor (스핀 밸브 트랜지스터의 소형화 공정 기술)

  • Kim Sungdong;Maeng Hee-young
    • Proceedings of the Korean Society of Machine Tool Engineers Conference
    • /
    • 2005.05a
    • /
    • pp.324-328
    • /
    • 2005
  • 스핀 밸스 트랜지스터를 소형화 할 수 있는 공정 기술을 소개한다. 스핀 밸브 트랜지스터는 두 개의 실리콘 에미터, 컬렉터 사이에 다층 자성 금속 박막이 존재하는 구조를 갖고 있는 스핀트로닉스 소자이다. SU8을 절연층으로 사용한 접촉 패드의 도입, 실리콘 온 인슐레이터의 사용, 그리고 이온빔/습식 복합에칭 공정의 적용으로 수 ${\mu}m$까지 소형화 할 수 있었다. 트랜지스터의 소형화에 따른 특성 변화는 관찰되지 않았으며, 기존의 트랜지스터와 동일한 $240\%$의 자기전류값을 나타내었다.

  • PDF

COG 플립칩 본딩 공정조건에 따른 Au-ITO 접합부 특성

  • Choe, Won-Jeong;Min, Gyeong-Eun;Han, Min-Gyu;Kim, Mok-Sun;Kim, Jun-Gi
    • Proceedings of the Materials Research Society of Korea Conference
    • /
    • 2011.05a
    • /
    • pp.64.1-64.1
    • /
    • 2011
  • LCD 디스플레이 등에 사용되는 글래스 패널 위에 bare si die를 직접 실장하는 COG 플립칩 패키지의 경우 Au 범프와 ITO 패드 간의 전기적 접속 및 접합부 신뢰성 확보를 위해 접속소재로서 ACF (anisotropic conductive film)가 사용되고 있다. 그러나 ACF는 고가이고 접속피치 미세화에 따라 브릿지 형상에 의한 쇼트 등의 문제가 발행할 수 있어 NCP (non-conductive paste)의 상용화가 요구되고 있다. 본 연구에서는 NCP를 적용한 COG 패키지에 있어서 온도, 압력 등의 열압착 본딩 조건과 NCP 물성이 Au-ITO 접합부의 전기적 및 기계적 특성에 미치는 영향을 조사하였다. NCP는 에폭시 레진과 경화제, 촉매제를 사용하여 다양하게 포뮬레이션을 하였고 DSC (Differential Scanning Calorimeter), TGA (Thermogravimetric Analysis), DEA (Dielectric Analysis) 등의 열분석장비를 이용하여 NCP의 물성과 경화 거동을 확인하였다. 테스트 베드는 면적 $5.2{\times}7.2\;mm^2$, 두께 650 ${\mu}m$, 접속피치 200 ${\mu}m$의 Au범프가 형성된 플립칩 실리콘 다이와 접속패드가 ITO로 finish된 글래스 기판을 사용하였다. 글래스 기판과 실리콘 칩은 본딩 전 PVA Tepla사의 Microwave 플라즈마 장비로 Ar, $O_2$ 플라즈마 처리를 하였으며, Panasonic FCB-3 플립칩 본더를 사용하여 본딩하였다. 본딩 후 접합면의 보이드를 평가하고 die 전단강도로 접합강도를 측정하였다.

  • PDF

절연절단 방식의 프로브 빔 제작

  • Hong, Pyo-Hwan;Gong, Dae-Yeong;Pyo, Dae-Seung;Lee, Jong-Hyeon;Lee, Dong-In;Kim, Bong-Hwan;Jo, Chan-Seop
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 2013.02a
    • /
    • pp.449-449
    • /
    • 2013
  • 최근 반도체 소자의 집적회로는 점점 복잡해지고 있는 반면, 소자의 크기는 작아지고 있으며 그로 인해 패드의 크기가 작아지고 패드사이의 간격 또한 협소해지고 있다. 따라서 웨이퍼 단계에서 제조된 집적회로의 불량여부를 판단하기위한 검사 장비인 프로브카드(Probe Card)의 높은 집적도가 요구되고 있다. 하지만 기존의 MEMS 공법으로 제작되는 프로브 빔은 복잡한 제조 공정과 높은 생산비용, 낮은 집적도의 문제점을 가지고 있다. 본 연구에서는 이러한 문제점을 해결하기 위하여 간단한 제조 공정과 낮은 생산비용, 높은 집적도를 가지는 프로브 빔을 개발하기 위하여 절연절단 방식으로 BeCu (Beryllium-Copper) 프로브 빔을 제작하였다. 낮은 소비 전력으로 우수한 프로브 빔 어레이를 제작하기 위해서 가장 고려해야할 대상은 프로브 빔의 재료와 구조(형상)이다. 절연전단 방식으로 프로브 빔을 형성할 때 요구되는 Fusing current는 프로브 빔의 구조(형상)에 크게 영향을 받는다. 낮은 Fusing current는 소비 전력을 줄여주고, 절연절단으로 형성되는 프로브 빔의 단면(끝)을 날카롭게 하여 프로브 빔과 집적회로의 패드 간의 접촉 저항을 감소시킨다. 프로브 빔의 제작은 BeCu 박판을 빔 형태로 식각하여 제작하였으며, 실리콘 비아 홀(Via hole) 구조의 기판위에 정렬하여 soldering 공정을 통해 실리콘 기판과 BeCu 박판을 접합시켰다. 접합된 프로브 빔의 끝부분을 들어 올린 상태로 전류를 인가하여 stress free 상태로 만들어 내부 응력을 제거하였으며, BeCu 박판에 fusing current를 인가하여 BeCu 박판 프레임으로부터 제거를 하였다. 제작된 프로브 빔의 길이는 1.7 mm, 폭은 $50{\mu}m$, 두께는 $15{\mu}m$, 절단부의 단면적은 1$50{\mu}m^2$로 제작되었다. 그리고 프로브 빔의 절단부의 길이는 $50{\mu}m$ 부터 $90{\mu}m$까지 $10{\mu}m$ 증가시켜 제작되었다. 이후에 절연절단 공정에 요구되는 Fusing current를 측정하였고, 절연절단 후의 절단면의 형상을 SEM (Scanning Electron Microscope)장비를 통하여 확인하였다. 절단부의 길이가 $50{\mu}m$일 때 5.98A의 fusing current를 얻었으며, 절연절단 후 절단부 상태 또한 가장 우수했다. 본 연구에서 제안된 프로브 빔 제작 방법은 프로브카드 및 테스트 소켓(Test socket) 생산에 응용이 가능하리라 기대한다.

  • PDF

Fabrication of Piezoresistive Silicon Acceleration Sensor Using Selectively Porous Silicon Etching Method (선택적인 다공질 실리콘 에칭법을 이용한 압저항형 실리콘 가속도센서의 제조)

  • Sim, Jun-Hwan;Kim, Dong-Ki;Cho, Chan-Seob;Tae, Heung-Sik;Hahm, Sung-Ho;Lee, Jong-Hyun
    • Journal of Sensor Science and Technology
    • /
    • v.5 no.5
    • /
    • pp.21-29
    • /
    • 1996
  • A piezoresistive silicon acceleration sensor with 8 beams, utilized by an unique silicon micromachining technique using porous silicon etching method which was fabricated on the selectively diffused (111)-oriented $n/n^{+}/n$ silicon subtrates. The width, length, and thickness of the beam was $100\;{\mu}m$, $500\;{\mu}m$, and $7\;{\mu}m$, respectively, and the diameter of the mass paddle (the region suspended by the eight beams) was 1.4 mm. The seismic mass on the mass paddle was formed about 2 mg so as to measure accelerations of the range of 50g for automotive applications. For the formation of the mass, the solder mass was loaded on the mass paddle by dispensing Pb/Sn/Ag solder paste. After the solder paste is deposited, Heat treatment was carried out on the 3-zone reflow equipment. The decay time of the output signal to impulse excitation of the fabricated sensor was observed for approximately 30 ms. The sensitivity measured through summing circuit was 2.9 mV/g and the nonlinearity of the sensor was less than 2% of the full scale output. The output deviation of each bridge was ${\pm}4%$. The cross-axis sensitivity was within 4% and the resonant frequency was found to be 2.15 KHz from the FEM simulation results.

  • PDF

ILD CMP 공정에서 실리콘 산화막의 기계적 성질이 Scratch 발생에 미치는 영향

  • Jo, Byeong-Jun;Gwon, Tae-Yeong;Kim, Hyeok-Min;Park, Jin-Gu
    • Proceedings of the Materials Research Society of Korea Conference
    • /
    • 2011.10a
    • /
    • pp.23-23
    • /
    • 2011
  • Chemical-Mechanical Planarization (CMP) 공정이란 화학적 반응 및 기계적인 힘이 복합적으로 작용하여 표면을 평탄화하는 공정이다. 이러한 CMP 공정은 반도체 산업에서 회로의 고집적화와 다층구조를 형성하기 위하여 도입되었으며 반도체 제조를 위한 필수공정으로 그 중요성이 강조되고 있다. 특히 최근에는 Inter-Level Dielectric (ILD)의 형성과 Shallow Trench Isolation (STI) 공정에서실리콘 산화막을 평탄화하기 위한 CMP 공정에 대해 연구가 활발히 이루어지고 있다. 그러나 CMP 공정 후 scratch, pitting corrosion, contamination 등의 Defect가 발생하는 문제점이 존재한다. 이 중에서도 scratch는 기계적, 열적 스트레스에 의해 생성된 패드의 잔해, 슬러리의 잔유물, 응집된 입자 등에 의해 표면에 형성된다. 반도체 공정에서는 다양한 종류의 실리콘 산화막이 사용되고 gks이러한 실리콘 산화막들은 종류에 따라 경도가 다르다. 따라서 실리콘 산화막의 경도에 따른 CMP 공정 및 이로 인한 Scratch 발생에 관한 연구가 필요하다고 할 수 있다. 본 연구에서는 scratch 형성의 거동을 알아보기 위하여 boronphoshposilicate glass (BPSG), plasma enhanced chemical vapor deposition (PECVD) tetraethylorthosilicate (TEOS), high density plasma (HDP) oxide의 3가지 실리콘 산화막의 기계적 성질 및 이에 따른 CMP 공정에 대한 평가를 실시하였다. CMP 공정 후 효율적인 scratch 평가를 위해 브러시를 이용하여 1차 세정을 실시하였으며 습식세정방법(SC-1, DHF)으로 마무리 하였다. Scratch 개수는 Particle counter (Surfscan6200, KLA Tencor, USA)로 측정하였고, 광학현미경을 이용하여 형태를 관찰하였다. Scratch 평가를 위한 CMP 공정은 실험에 사용된 3가지 종류의 실리콘 산화막들의 경도가 서로 다르기 때문에 동등한 실험조건 설정을 위해 동일한 연마량이 관찰되는 조건에서 실시하였다. 실험결과 scratch 종류는 그 형태에 따라 chatter/line/rolling type의 3가지로 분류되었다 BPSG가 다른 종류의 실리콘 산화막에 비해 많은 수에 scratch가 관찰되었으며 line type이 많은 비율을 차지한다는 것을 확인하였다. 또한 CMP 공정에서 압력이 증가함에 따라 chatter type scratch의 길이는 짧아지고 폭이 넓어지는 것을 확인하였다. 본 연구를 통해 실리콘 산화막의 경도에 따른 scratch 형성 원리를 파악하였다.

  • PDF

A New Miniaturized Electron-Beam deflector for Microcolumn (Microcolumn 을 위한 새로운 개념의 초소형 전자빔 deflector)

  • Han, Chang-Ho;Kim, Hak;Chun, Kuk-Jin
    • Proceedings of the IEEK Conference
    • /
    • 2003.07b
    • /
    • pp.1037-1040
    • /
    • 2003
  • 본 논문에서는 microcolumn 을 위한 초소형 전자빔 deflector 의 제작방법과 microcolumn array 에서 deflector 의 외부 패드를 최소화 할 수 있는 새로운 배선방법을 기술하였다. 배선의 통로 및 절연체 역할을 하는 Pyrex glass 의 양쪽에 각각 실리콘 웨이퍼의 양극접합 및 deep reactive ion etching(DRIE)과 금속 전기 도금을 이용하여 다층배선을 하였다. 이 배선방법을 이용하면 microcolumn array 가 수백개가 되더라도 deflector 의 외부 패드는 항상 8개를 유지할 수 있다.

  • PDF

Thermal Stress Induced Spalling of Metal Pad on Silicon Interposer (열응력에 의한 실리콘 인터포저 위 금속 패드의 박락 현상)

  • Kim, Junmo;Kim, Boyeon;Jung, Cheong-Ha;Kim, Gu-sung;Kim, Taek-Soo
    • Journal of the Microelectronics and Packaging Society
    • /
    • v.29 no.3
    • /
    • pp.25-29
    • /
    • 2022
  • Recently, the importance of electronic packaging technology has been attracting attention, and heterogeneous integration technology in which chips are stacked out-of-plane direction is being applied to the electronic packaging field. The 2.5D integration circuit is a technology for stacking chips using an interposer including TSV, and is widely used already. Therefore, it is necessary to make the interposer mechanically reliable in the packaging process that undergoes various thermal processes and mechanical loadings. Considering the structural characteristics of the interposer on which several thin films are deposited, thermal stress due to the difference in thermal expansion coefficients of materials can have a great effect on reliability. In this study, the mechanical reliability of the metal pad for wire bonding on the silicon interposer against thermal stress was evaluated. After heating the interposer to the solder reflow temperature, the delamination of the metal pad that occurred during cooling was observed and the mechanism was investigated. In addition, it was confirmed that the high cooling rate and the defect caused by handling promote delamination of the metal pads.

Development of micromolding technology using silicone rubber mold (실리콘 고무형을 이용한 미세복제기술 개발)

  • 정성일;임용관;박선준;최재영;정해도
    • Proceedings of the Korean Society of Precision Engineering Conference
    • /
    • 2003.06a
    • /
    • pp.46-49
    • /
    • 2003
  • Microsystem technology (MST) which originated from semiconductor processes has been widely spreaded into tile other industry such as sensors, micro fluidics and displays. The MST, however. has been troubled in spreading with its high cost and material limitations. So, in this paper, new process for micromolding technology using silicone rubber mold was introduced. Silicone rubber mold, which was fabricated by vacuum casting. can be transferred a master pattern to a final product with the same shape but different materials. In order to verify the possibility of application of silicone rubber mold to the MST, its transferability was evaluated. and then it applied to the fabrications of polishing pad and PDP barrier ribs.

  • PDF