• 한국재료학회지
• /
• 제11권3호
• /
• pp.159-163
• /
• 2001

실리콘 웨이퍼 직접 접합을 성공하기 위해서는 양호한 접합면을 구성하여야 하며, 이를 위해 접합면에서 발생하는 주요 결함 중 하나인 기포형 접합 결함을 억제하여야 한다. 본 연구에서는 접합면에서 발생하는 기포형 결함의 상온 접합 및 열처리 과정에서의 거동을 관찰하여 내부의 압력이 증가함을 직접 관찰할 수 있었다. 또한, 대기압 하의 열처리에서 결함이 발생하지 않는 $SiO_2$-$SiO_2$ 접합 웨이퍼가 진공에서의 열처리에서 결함이 발생하는 현상을 통해 기포형 결함의 내부 압력과 성장과의 관계를 실험을 통하여 증명할 수 있었다.

• 한국정밀공학회지
• /
• 제16권3호통권96호
• /
• pp.78-83
• /
• 1999

The bonding interface is dependent on the properties of surfaces prior to SDB(silicon wafer direct bonding). In this paper, we prepared silicon surfaces in several chemical solutions, and annealed bonding wafers which were combined with thermally oxidized wafers and bare silicon wafers in the temperature range of $600{\times}1000^{\circ}C$. After bonding, the bonding interface is investigated by an infrared(IR) topography system which uses the penetrability of infrared through silicon wafer. Using this procedure, we observed intrinsic bubbles at elevated temperatures. So, we verified that these bubbles are related to cleaning and drying conditions, and the interface oxides on silicon wafer reduce the formation of intrinsic bubbles.

• 마이크로전자및패키징학회지
• /
• 제22권3호
• /
• pp.31-38
• /
• 2015

본 연구에서는 실리콘 웨이퍼의 고속 직접접합 공정을 위하여 상압 플라즈마와 함께 에어로젤 형태의 초순수 분사를 이용하여 표면처리 활성화 및 결함이 없는 실리콘 직접접합 공정을 개발하였다. 플라즈마 공정의 다양한 인자, 즉 $N_2$ 가스의 유량, CDA(clean dry air)의 유량, 플라즈마 헤드와 기판 간의 간격, 플라즈마의 인가전압이 플라즈마 활성화, 즉 친수화 처리에 미치는 영향을 접촉각 측정을 통하여 관찰하였다. 또한 열처리 온도 및 열처리 시간이 접합 강도에 미치는 영향을 연구하였으며, 접합 강도의 측정은 crack opening 방법을 이용하였다. 접합 강도가 제일 높은 최적의 열처리 조건은 $400^{\circ}C$의 열처리 온도 및 2 시간의 열처리 시간이었다. 플라즈마 스캔 속도 및 스캔 횟수를 실험계획법을 이용하여 최적화한 결과, 스캔 속도는 30 mm/sec, 스캔 횟수는 4 회에서 최적의 접합 강도를 나타내고 있었다. 열처리 조건과 플라즈마 활성화 조건을 최적화 한 후 직접접합을 하여 적외선투과현미경 등을 이용하여 관찰한 결과, 접합된 웨이퍼에서 접합 공정으로 인한 공극이나 결함은 관찰되지 않았다. 접합된 웨이퍼의 접합 강도는 평균 $2.3J/m^2$의 접합 강도를 나타내고 있었다.

• 센서학회지
• /
• 제3권3호
• /
• pp.45-53
• /
• 1994

실리콘의 직접 접합 방법과 2단계 전기화학적 식 정지 방법을 이용하여 새로운 구조의 실리콘 다이아프램을 제조하였다. 이러한 다이아프램 구조를 기계량 센서에 이용하면 공동의 깊이와 다이아프램의 두께를 보다 정교하게 조절할 수 있다. 또한, 접합 계면에서 발생하는 응력이 다이아프램의 표면으로 전달되는 것을 피할 수 있다. 최종적으로, 제조된 다이아프램을 이용하여 암저항형 실리콘 압력 센서를 제작하였고 압력 단위의 표시가 가능한 디지탈 압력 측정기를 구현하였다.

• 한국산학기술학회:학술대회논문집
• /
• 한국산학기술학회 2001년도 추계산학기술 심포지엄 및 학술대회 발표논문집
• /
• pp.169-172
• /
• 2001

다층 MEMS구조의 기초기판쌍 소재로 쓰일 수 있는 Si∥SiO₂/Si₃N₄∥Si 기판쌍의 직접접합 가능성을 확인하기 위해서 2000Å-SiO₂와 500Å-Si₃N₄층을 가진 직경 10cm의 실리콘 기판을 각각 친수성 및 소수성 표면세척을 하고 청정분위기에서 경면끼리 가접을 실시하였다. 가접된 기판쌍을 통상의 박스형 전기로를 이용하여 400, 600, 800, 1000, 1200℃ 범위에서 2시간 동안 가열하여 접합을 완료하였다. 완성된 기판쌍을 적외선분석기를 이용하여 접합면적을 확인하였고, 면도칼 삽입법으로 접합계면에너지를 측정하였다. 실험온도 범위 내에서 Si∥SiO₂/Si₃N₄∥Si 기판쌍은 1000℃ 이상에서 접합계면에너지는 2,344mJ/㎡을 나타냈으며, 이는 기존의 Si/Si의 동종접합기판쌍과 동등한 수준의 접합강도로서 부가가치가 큰 새로운 조합의 기판쌍 제조가 가능하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2000년도 하계학술대회 논문집
• /
• pp.759-762
• /
• 2000

Present transistors which have vertical structure show increased parasitic capacitance characteristics in accordance with the increase of non-active base area and collector area, consequently have disadvantage for high speed switching performance. In this paper, a horizontal structure transistor which has minimized parasitic capacitance in virtue of SDB(Silicon Direct Bonding) wafer and oxide sidewall isolation utilizing silicon trench technology is presented. Its structural characteristics were designed by ATHENA(SUPREM4), the process simulator from SILVACO International, and its performance was proven by ATLAS, the device simulator from SILVACO International. The performance of the proposed horizontal structure transistor was certified through the VCE-lC characteristics curve, $h_{FE}$ -IC characteristics, and GP-plot.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2003년도 추계학술발표강연 및 논문개요집
• /
• pp.159-159
• /
• 2003

• 한국표면공학회:학술대회논문집
• /
• 한국표면공학회 2000년도 춘계학술발표회 초록집
• /
• pp.43-44
• /
• 2000

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2000년도 추계학술발표강연 및 논문개요집
• /
• pp.97-97
• /
• 2000

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2000년도 추계학술대회 논문집 학회본부 A
• /
• pp.250-255
• /
• 2000

본 "수소 플라즈마를 이용한 SOI 기판 제작 및 SOI 전력용 반도체 소자 제작에 관한 연구"를 통해 수소플라즈마 전처리 공정에 의한 실리콘 기판 표면의 활성화를 통해 실리콘 직접 접합 공정을 수행하여 접합된 기판쌍을 제작할 수 있었으며, 접합된 기판쌍에 대한 CMP(Chemical Mechanical Polishing) 공정을 통해 SOI(Silicon on Insulator) 기판을 제작할 수 있었다. 아울러, 소자의 동작 시뮬레이션을 통해 기존 SOI LIGBT(Lateral Insulated Gate Bipolar Transistor) 소자에 비해 동작 특성이 향상된 이중 채널 SOI LIGBT 소자의 설계 파라미터를 도출하였으며, 공정 시뮬레이션을 통해 소자 제작 공정 조건을 확립하였고, 마스크 설계 및 소자 제작을 통해 본 연구 수행으로 개발된 SOI 기판의 전력용 반도체 소자 제작에 대한 가능성을 확인할 수 있었다.