• E2M - 전기 전자와 첨단 소재
• /
• 제3권4호
• /
• pp.263-270
• /
• 1990

WSi$_{x}$박막을 Polycide구조로 저압화학증착법에 의해 제작한 후, 열처리를 N$_{2}$분위기에서 30분간 여러온도로 수행하였다. WSi$_{x}$박막의 전기비저항은 열처리온도의 증가에 따라 감소하였으며 1000.deg.C이상으로 열처리한 시편의 경우, 하부 다결정실리콘층의 도우핑여부에 관계없이 35.mu.m.OMEGA.-cm 정도를 나타내었다. 560.deg.C의 열처리에서 WSi$_{x}$박막은 정방정의 WSi$_{2}$ 결정질로 결정화가 되기 시작하였고 열처리온도의 증가에 따라 WSi$_{2}$결정립의 성장도 관찰되었다. 열처리온도에 따른 전기저항의 변화는 WSi$_{x}$박막의 결정립크기와 밀접한 관계가 있었다. 증착된 WSi$_{x}$박막내의 광잉실리콘원자들이 열처리중에 하부의 다결정실리콘층으로 재분배됨을 AES분석에 의해 확인하였다. Hall 측정결과 900.deg.C이상으로 열처리된 시편은 Hole도전체의 거동을 나타내었고 800.deg.C이하로 열처리된 시편은 electron도전체의 거동을 나타내었다.

• 한국전자현미경학회:학술대회논문집
• /
• 한국현미경학회 2005년도 제36차 추계학술대회 및 제4회 HVEM 이용자 워크샵
• /
• pp.103-105
• /
• 2005

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.283-283
• /
• 2010

17~18% 대역의 고효율 결정질실리콘 태양전지를 양산하기 위하여 국내외에서 다양한 연구개발이 수행되고 있으며 국내 다결정실리콘 태양전지 양산에서도 새로운 구조와 개념에 입각한 공정기술과 관련 장비의 국산화에 집중적인 투자를 진행하고 있다. 주지하는 바와 같이, 태양전지의 광전효율은 표면에 입사되는 태양광의 반사를 제외하면 흡수된 광자에 의해 생성되는 전자-정공쌍의 상대적인 비율인 내부양자효율에 의존하게 된다. 실제 생성된 전자-정공쌍은 기판재료의 결정상태와 전기광학적 물성 등에 의해 일부가 재결합되어 2차적인 광자의 생성이나 열로서 작용하고 최종적으로 전자와 정공이 완전히 분리되고 전극에 포집되어 실질적인 유효전류로 작용한다. 16% 이상의 고효율 결정질 실리콘 태양전지 양산이 요구되고 있는 현실에서 광전효율 개선 위해 가장 우선적으로 고려되어야 할 변수는 입력 태양광스펙트럼에 대한 결정질 실리콘 표면반사율을 최소화하여 광흡수를 극대화하는 것이라 할 수 있다. 현재까지 다결정 실리콘 표면을 화학적으로 혹은 플라즈마이온으로 50-100nm 직경의 바늘형 피라미드형상으로 texturing 함으로 단파장대역에서 광반사율의 감소를 기대할 수 있기 때문에 결정질실리콘 태양전지효율 개선에 긍정적인 영향을 미치는 것으로 알려져 있다. 고효율 다결정실리콘 태양전지 양산공정에 적용하기 위해 마스크를 사용하지 않는, RIE기반 건식 저반사율 결정질실리콘 표면 texturing 패턴연구를 수행하였다. 마스크없이 표면 texturing이 완료된 시료들에 대하여 A1.5G 표준태양광스펙트럼의 300-1100nm 파장대역에서 반사율과 minority carrier들의 life time 분포를 측정하고 검토하여 공정조건을 최적화 하였다. 저반사율의 건식 결정질실리콘 표면 texturing에 가장 적합한 플라즈마파워는 100W 내외로 낮았고 $SF_6/O_2$ 혼합비율은 0.8~0.9 범위엿다. 본 연구에서 확인된 최적의 texturing을 위한 플라즈마공정 조건은 이온에 의한 Si표면원자들의 스퍼터링과 화학반응에 의한 증착이 교차하는 상태로서 확인된 최저 평균반사율은 ~14% 내외였고 p-형 결정질실리콘 표면 texturing 패턴과 minority carrier의 life time 상관는 단결정이 16uS대역에서 14uS대역으로 감소하는 반면에서 다결정은 1.6uS대역에서 1.7uS대역으로 오히려 미세한 증가를 보여 다결정 웨이퍼생산과정에서 발생하는 saw-damage 제거의 긍정적 효과와 texturing공정의 표면 결함발생에 의한 부정적 효과가 상쇄되어 큰 변화를 보이지 않는 것으로 해석된다.

• 한국재료학회지
• /
• 제5권2호
• /
• pp.197-202
• /
• 1995

저압 화학 기상증착법으로 제작한 비정질 실리콘의 표면 형태 및 결정 성장 과정을 증착조건과 열처리 조건의 변화에 따라 조사하였다. 비정질에서 결정으로 변화하는 전이온도인 570~$590^{\circ}C$에서 증착한 시편은 (311)조직의 거친 표면으로 성장하였다. 같은 증착 온도에서 두께가 두꺼울수록 다결정에서 비정질로 변화하였다. 증착하는 과정에서의 결정화는 기판에서부터 시작되지만, 진공상태를 그대로 유지하고 비정질 실리콘을 전이온도에서 열처리하면 표면 실리콘 원자가 이동하여 결정화하였다.

• 한국신재생에너지학회:학술대회논문집
• /
• 한국신재생에너지학회 2011년도 춘계학술대회 초록집
• /
• pp.110.2-110.2
• /
• 2011

일본 Sanyo 사에 의해서 획기적으로 HIT 태양전지가 개발된 바 있다. 이러한 HIT 태양전지는 기존의 확산-접합 Si 태양전지에 비해서 저비용 고효율의 장점을 갖는다: 22% 이상의 변환효율, $200^{\circ}C$ 이하의 공정온도, 낮은 태양전지 온도 의존도, 높은 개방전압. 한편 Sanyo사의 HIT 태양전지는 n-형 Si 웨이퍼를 이용한 반면에, 최근 미국 National Renewable Energy Laboratory는 p-형 Si 웨이퍼를 이용해서 변환효율 19% 대의 HIT 태양전지를 개발한 바 있다. 그 동안 지속적으로 p-형 Si HIT 태양전지를 고효율화하기(< 22%) 위해서 많은 노력이 진행되어 왔지만 이와 같은 노력에도 불구하고 아직 p-형 HIT는 n-형 HIT 태양전지에 비해서 다소 성능면에서 떨어져 있다. 본 연구는 n- 및 p-형 실리콘 웨이퍼로 구성된 HIT 태양전지의 물리적인 차이점에 초점을 맞추고, 결정 및 비정질 실리콘 층의 역할에 대해서 연구하였다. 특히 태양전지 효율을 향상시키는 요소들로서 결정 실리콘의 불순물 준위(n- 및 p-형) 또는 비저항, 비정질 실리콘으로 구성된 emitter 층, intrinsic 층, 경계면이 고려되었다. 그리고 이러한 요소들이 HIT 태양전지에 미치는 영향을 조사하기 위해서 AMPS-1D 컴퓨터 프로그램을 사용하였고, 이를 통해서 HIT 태양전지의 결정 및 비정질 실리콘 층의 역할을 물리적 정량적으로 분석하였다. 본 연구에 적용되는 HIT는 ITO/a-Si:H(p+)/a-Si:H(i)/c-Si(n)/a-Si:H(i)/a-Si:H(n+) 및 ITO/a-Si:H(n+)/a-Si:H(i)/c-Si(p)/a-Si:H(i)/a-Si:H(p+)의 구조로서 다음과 같은 태양전지 특성을 갖는다: n-형 HIT의 경우, fill factor ~ 0.78, 단락전류밀도 ~ 38.1 $mA/cm^2$, 개방전압 0.74 V, 변환효율 22.3 % (그리고 p-형 HIT의 경우, fill factor ~ 0.76, 단락전류밀도 ~ 36.5 $mA/cm^2$, 개방전압 0.69 V, 변환효율 19.4 %).

• 한국재료학회지
• /
• 제8권10호
• /
• pp.884-889
• /
• 1998

대면적의 비정질 실리콘 박막을 가우스 분포(Gaussian Profile)의 일차원 선형빔(line shape beam)을 가지는 엑시머 레이저를 사용하여 결정화를 시켰다. (Corning 7059 glass)위에 증착된 비정질 실리콘 박막이 재결정화된 실리콘 박막의 경우, 두께에따라 결정화되는 모양이 다르게 나타났다. 따라서 두께에 따라 결정화되는 상태의 변화를 조사하기 위하여 angle wrapping 방법을 새롭게 도입하여 깊이에 따른 Si층이 5${\mu}m$ 이상되도록 angle wrapping한 후에 박막의 두께에 따른 micro-raman spectra를 측정하여 결정화상태에 따른 잔류응력을 조사하였다. 또한 기판의 온도가 상온인 경우에 엑시머 레이저의 밀도가 300mJ/${cm}^2$에서 열처리한 경우에 재결정화된 Si 박막의 잔류응력에 박막의 표면에서 박막의 깊이에 따라 $1.3{\times}10^10$에서 $1.6{\times}10^10$을 거쳐 $1.9{\times}10^10$ dyne/${cm}^2$으로 phase의 변화에 따라 증가하였다. 또한 기판의 온도가 $400^{\circ}C$에서 최적의 열처리 에너지 밀도인 300mJ/${cm}^2$에서는 박막의 깊이에 따른 결정화 상태의변화에 따라 thermal stress 의 값이 $8.1{\times}10^9$에서 $9.0{\times}10^9$를 거쳐 $9.9{\times}10^9$ dyne/${cm}^2$으로 변화하는 것을 알 수 있다. 따라서 liquid phase에서 solid phaserk 변화함에 따라 stress값이 증가하는 것을 알 수 있다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2008년도 제39회 하계학술대회
• /
• pp.1199-1200
• /
• 2008

N형 공핍 모드의 탑 게이트 다결정실리콘 박막 트랜지스터에 비대칭 오프셋 구조를 적용하였다. 이로써 드레인 부근의 전계를 감소시켜, on전류의 큰 손실 없이 누설 전류를 86% 감소시켰다. 박막 트랜지스터는 유리 기판위에 교류 자계 유도 결정화를 이용하여 제작하였고, 마스크 추가 없이 오프셋 구조를 형성하였다. 또한 비정질 실리콘과 n+ 층은 이온 주입을 하지 않고 증착하였다. 이 방법은 능동 구동 디스플레이에서 소비 전력 감소와 이미지 유지에 도움이 될 수 있다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
• /
• pp.156-157
• /
• 2012

단일 셀에서 비휘발성 및 고속의 휘발성 메모리를 모두 구동할 수 있는 다기능 메모리는 모바일 기기 및 embedded 장치의 폭발적인 성장에 있어 그 중요성이 커지고 있다. 따라서 최근 이러한 fusion기술을 응용한 unified RAM (URAM)과 같은 다기능 메모리의 연구가 주목 받고 있다. 이러한 다목적 메모리는 주로 silicon on insulator (SOI)기반의 1T-DRAM과 SONOS기술 기반의 비휘발성 메모리의 조합으로 이루어진다. 하지만 이런 다기능 메모리는 주로 단결정기반의 SOI wafer 위에서 구현되기 때문에 값이 비싸고 사용범위도 제한되어 있다. 따라서 이러한 다기능메모리를 다결정 실리콘을 이용하여 제작한다면 기판에 자유롭게 메모리 적용이 가능하고 추후 3차원 적층형 소자의 구현도 가능하기 때문에 다결정실리콘 기반의 메모리 구현은 필수적이라고 할 수 있겠다. 본 연구에서는 다결정실리콘을 이용한 channel recessed구조의 다기능메모리를 제작하였으며 각 1T-DRAM 및 NVM동작에 따른 memory 특성을 살펴보았다. 실험에 사용된 기판은 상부 비정질실리콘 100 nm, 매몰산화층 200 nm의 SOI구조의 기판을 이용하였으며 고상결정화 방법을 이용하여 $600^{\circ}C$ 24시간 열처리를 통해 결정화 시켰다. N+ poly Si을 이용하여 source/drain을 제작하였으며 RIE시스템을 이용하여 recessed channel을 형성하였다. 상부 ONO게이트 절연막은 rf sputter를 이용하여 각각 5/10/5 nm 증착하였다. $950^{\circ}C$ N2/O2 분위기에서 30초간 급속열처리를 진행하여 source/drain을 활성화 하였다. 계면상태 개선을 위해 $450^{\circ}C$ 2% H2/N2 분위기에서 30분간 열처리를 진행하였다. 제작된 Poly Si MFM에서 2.3V, 350mV/dec의 문턱전압과 subthreshold swing을 확인할 수 있었다. Nonvolatile memory mode는 FN tunneling, high-speed 1T-DRAM mode에서는 impact ionization을 이용하여 쓰기/소거 작업을 실시하였다. NVM 모드의 경우 약 2V의 memory window를 확보할 수 있었으며 $85^{\circ}C$에서의 retention 측정시에도 10년 후 약 0.9V의 memory window를 확보할 수 있었다. 1T-DRAM 모드의 경우에는 약 $30{\mu}s$의 retention과 $5{\mu}A$의 sensing margin을 확보할 수 있었다. 차후 engineered tunnel barrier기술이나 엑시머레이저를 이용한 결정화 방법을 적용한다면 device의 특성향상을 기대할 수 있을 것이다. 본 논문에서는 다결정실리콘을 이용한 다기능메모리를 제작 및 메모리 특성을 평가하였다. 제작된 소자의 단일 셀 내에서 NVM동작과 1T-DRAM동작이 모두 가능한 것을 확인할 수 있었다. 다결정실리콘의 특성상 단결정 SOI기반의 다기능 메모리에 비해 낮은 특성을 보여주었으나 이는 결정화방법, high-k절연막 적용 및 engineered tunnel barrier를 적용함으로써 해결 가능하다고 생각된다. 또한 sputter를 이용하여 저온증착된 O/N/O layer에서의 P/E특성을 확인함으로써 glass위에서의 MFM구현의 가능성도 확인할 수 있었으며, 차후 system on panel (SOP)적용도 가능할 것이라고 생각된다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제37회 하계학술대회 초록집
• /
• pp.237-237
• /
• 2009

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2001년도 춘계학술발표강연 및 논문개요집
• /
• pp.72-72
• /
• 2001