• Proceedings of the KIPE Conference
• /
• 2017.07a
• /
• pp.66-67
• /
• 2017

본 논문은 Solar Cell을 응용하여 통신기능과 함께 전원공급이 가능한 배터리 없는 가시광 통신용 수신기를 제안한다. 기존 포토다이오드(PD : Photo Diode)를 적용한 가시광 통신용 수신기는 수신신호 처리를 위한 PD 드라이버와 신호 처리부를 동작시키기 위하여 별도의 전원 회로와 배터리가 필요하다. 따라서, 체적 및 비용의 증가가 불가피하여 가시광 통신의 큰 문제점으로 대두되고 있다. 하지만 제안회로는 PD를 Solar Cell로 대체하여 기존의 신호를 수신함과 동시에 Solar Cell의 광전효과를 통해 생성된 전력을 사용하여 별도의 부가회로 없이 전원 공급이 가능하며 무선통신 기술의 새로운 패러다임을 제시한다. 제안된 회로의 타당성 검증을 위해 Solar Cell을 응용한 시작품을 제작하여 실험 결과를 제시한다.

• Electronics and Telecommunications Trends
• /
• v.9 no.1
• /
• pp.75-80
• /
• 1994

신경회로망을 아날로그 VLSI로 구현하는 것은 디지털 구현방법에 비하여 집적도와 신호처리 속도의 장점이 있는 반면에 아날로그 신호의 저장 방법, 시냅스를 구현한 곱셈기의 비선형성, 동작영역, zero offset, noise, gain의 변동등의 문제가 존재한다. 여기서는, 이러한 문제들이 신경회로망을 구현한 아날로그 회로에서 어떤 형태로 나타나는지 알아보았다. 위와 같은 비이상적 요인들이 신경회로망의 성능에 미치는 영향이 파악되면 보다 더 신뢰성을 갖는 신경회로망 chip을 설계/제작할 수 있을 것이다.

• Journal of the Institute of Electronics Engineers of Korea SC
• /
• v.37 no.6
• /
• pp.42-49
• /
• 2000

In this paper, we propose the parallel ternary logic circuit design algorithm to DCG Property with 2$^n$ nodes. To increase circuit integration, one of the promising approaches is the use of multiple-valued logic(MVL). It can be useful methods for the realization of compact integrated circuit, the improvement of high velocity signal processing using parallel signal transmission and the circuit design algorithm to optimize and satisfy the circuit property. It is all useful method to implement high density integrated circuit. In this paper, we introduce matrix equation to satisfy given DCG with 2$^n$ nodes, and propose the parallel ternary logic circuit design process to circuit design algorithm. Also, we propose code assignment algorithm to satisfy for the given DCG property. According to the simulation result of proposed circuit design algorithm, it have the following advantage ； reduction of the circuit signal lines, computation time and costs.

• Proceedings of the IEEK Conference
• /
• 2003.07c
• /
• pp.2485-2488
• /
• 2003

본 논문에서는 DSP를 이용하여 운동하는 물체의 회전량을 측정하는 실린더형 진동 자이로스코프(이하 자이로) 제어기를 개발하였다. 진동 자이로를 구동하기 위해서는 정밀 진동제어와 신호 처리와 같은 고급 제어 기술이 필요하다. 정밀진동제어는 진동 자이로를 구동하기 위해 필요한 핵심기술로써 기존의 PLL(phase-locked loop)방식은 외부환경에 민감하여 구현이 까다로울 뿐만 아니라 자이로 개개의 고유 진동수가 다르기 때문에 대량 생산에 어려움이 있었다. 또한 자이로 출력 신호로부터 회전량을 검출하기 위해서는 진폭과 당향성 검출의 본 회로뿐만 아니라 잡음 제거와 신호 증폭, 온도 보상과 같은 전처리 과정도 필요하다. 본 논문에서는 DSP를 통해 정밀 진동제어와 잡음 제거, 방향성 검출 등의 기능들을 구현하였으며 증폭과 진폭(회전량) 검출은 아날로그 회로를 이용하였다. 또 한 외부와의 인터페이스를 위해 D/A 회로를 설계하였고 이들을 실험을 통해 검증하였다.

• Proceedings of the KIEE Conference
• /
• 2002.07d
• /
• pp.2702-2703
• /
• 2002

본 연구에서는 종래의 심박출량 및 일회 심박동량 측정장치를 휴대용 시스템으로 구현하기 위한 회로 설계방법을 연구하였다. 휴대용 시스템의 설계를 위한 아날로그 부분은 인체 안전을 위한 아이솔레이션 증폭기, 변복조기, 0.1Hz 고역통과 필터 및 잡음제거 회로로 구성되며, 연속 심박출량 모니터링 및 연산을 위한 디지탈 부분은 TMS32030C를 이용한 회로로 구성이 된다. 또한 기존의 방법에서의 문제점을 개선하기 위해 연속 심박출량 연산을 위한 새로운 알고리듬을 제안하였다. 제안된 방법은 앙상블 평균시에 기존의 심전도 R피이크 점을 기준으로 하지 않고, 임피던스 신호의 dZ/dt 최대점을 이용하는 방법을 적용하였다. 제안한 심박출량 신호처리 알고리듬을 이용하여 측정된 임피던스 신호를 분석한 결과 최대 25.5 %까지 개선됨을 확인하였다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2008.05a
• /
• pp.579-584
• /
• 2008

A novel nondestructive testing (NDT) system, which is able to detect a crack with high speed and high spatial resolution, is urgently required for inspecting small cracks on express train wheels. This paper proposes an improved signal processing circuits, which uses the multiple amplifying circuits and the crack indicating pulse output system of the previous scan-type magnetic camera. Hall sensors are arrayed linearly, and the wheel is rotated with static speed in the vertical direction to sensor array direction. Each Hall voltages are amplified, converted and immediately operated by using, amplifying circuits, analog-to-digital converters and $\mu$-processor, respectively. The operated results, ${\partial}V_H/{\partial}t$, are compared with a standard value, which indicates a crack existence. If the ${\partial}V_H/{\partial}t$ is larger than standard value, the pulse signal is output, and indicates the existence of crack. The effectiveness of the novel method was verified by examine using cracks on the wheel specimen model.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.19 no.5
• /
• pp.787-795
• /
• 1994

In this paper, we have proposed a bit synchronization algorithm which extracts the synchronized clock for random NRZ signal and designed a circuit followed by its performance analysis. The synchronization circuit consists of the Data Transition Detector and Mod 64 Counter, Phase Comparison and Controller, 64 Divider. The data input rate and master clock rate are 16 Kbps and 4.096MHz, respectively. The phase is compensated by 1/64 of the data signal period for every data bit. Through a series of experiments, the maximum immunity of phase jiter for input signal and the deviation of the recovered clock are measured 23.8% and 1.6%, respectively. The fully digital synchronization circuit is simple to implement into signal IC chip and also effective for the low speed digital mobile communications.

• Journal of Sensor Science and Technology
• /
• v.10 no.5
• /
• pp.337-342
• /
• 2001

Infrared sensors with one or two dimensional arrays are usually bonded via indium bumps to Si CMOS read out circuits. Therefore, both sensing of infrared beams and processing of signals are performed at the focal plane. This gives us a benefit of reducing noise as well as size of infrared detectors. We have developed a way of boding indium bumps with keeping sensor and ROIC parallel to each other. The flip chip bonder developed has a very simple structure and is easy to operate. So we expect that reliability will be improved very much.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.41 no.9
• /
• pp.49-56
• /
• 2004

A new readout circuit(ROIC) for linear HgCdTe 64${\times}$2 two-color Infrared (IR) detector is described. This circuit is based on the buffered direct injection(BDI) technology with high injection efficiency. By using saturation current isolation circuit, the proposed ROIC removed the problems that LWIR(Long Wavelength InfraRed) signal distort when MWIR(Middle Wavelength InfraRed) signal saturates so that new ROIC has larger measurable temperature range about 120k than that of previous circuit and it is also tolerant for dead pixel in MWIR detector. The designed circuit was fabricated using 0.6um 2-poly 3-metal CMOS process. We measured that the designed circuit outputs MWIR signal and LWIR signal simultaneously and saturation current isolationcircuit also operates well. Next, measured noise was about 53uV at room temperature and it can be assumed that designed circuit can satisfy nearly 95% BLIP condition at 77K.

• Proceedings of the IEEK Conference
• /
• 1998.06a
• /
• pp.522-525
• /
• 1998

본 논문에서는 아날로그 증폭기의 특성 개선을 통해 아날로그 신호처리 시스템의 동작속도를 향상시키기 위해서 2단 연산증폭기 (two-stage opamp:TSO)의 주파수 응답 특성과 이득을 개선하기 위한 회로를 설계하고 시물레이션을 통해서 설계된 회로의 우수성을 증명하였다.