• 전자공학회논문지
• /
• 제54권5호
• /
• pp.24-32
• /
• 2017

본 논문에서는 생체 신호 처리를 위한 12비트 이상의 고 해상도를 갖는 저 전력 CMOS 4차 델타-시그마 변조기를 설계하였다. 제안하는 4차 델타-시그마 변조기는 시간 분할 기법을 이용하여 회로를 시간에 따라 재구성해 4개의 연산증폭기가 필요한 회로를 1개의 연산증폭기만으로 구동 시켰다. 이를 통하여 일반적인 구조보다 전력소모를 75% 감소시킬 수 있다. 또한 kT/C 잡음과 칩 면적을 고려하여 변조기의 입력단과 출력 단의 커패시터들을 안정적으로 구동하기 위하여 적분기내 가변되는 증폭기를 설계하였다. 첫 번째와 두 번째 클럭 위상에서는 2단 연산 증폭기가 동작하고, 세 번째와 네 번째 위상에서는 1단 연산 증폭기가 동작한다. 이로 인하여 두 가지 위상 조건에서 연산증폭기의 위상여유가 60~90도 이내에 존재하게 하므로서 변조기의 안정성을 크게 향상시켰다. 제안한 변조기는 $0.18{\mu}m$ CMOS N-well 1 poly 6 metal 공정을 이용하여 제작되었으며, 1.8V의 공급전압에서 $354{\mu}W$의 전력소모가 측정되었다. 256kHz의 동작주파수, 128배의 오버샘플링 비율 조건에서 250Hz의 입력 신호를 인가하였을 때, 최대 SNDR은 72.8dB, ENOB은 11.8 비트로 측정되었다. 또한 종합 성능 평가지수인 FOM(Walden)은 49.6pJ/step, FOM(Schreier)는 154.5dB로 측정되었다.

• 전기전자학회논문지
• /
• 제22권4호
• /
• pp.1025-1030
• /
• 2018

제안하는 4차 델타-시그마 변조기는 1개의 연산증폭기를 시분할 기법을 이용하여 4차 델타시그마 변조기를 구현한 구조를 이용하여 설계하였다. KT/C 잡음의 영향을 줄이기 위하여 첫 번째와 두 번째로 재사용하는 적분기의 적분 커패시터 사이즈를 크게 설계하였으며, 세 번째와 네 번째로 재사용하는 적분기의 적분 커패시터 사이즈는 작게 설계하였다. 다른 커패시터 용량을 한 개의 연산증폭기가 로드하기 때문에 안정도 문제를 해결하기 위하여 연산증폭기 단을 가변 하는 방법을 이용하였다. 전력을 절감하기 위하여, 1단으로 연산증폭기가 동작할 때 사용되고 있지 않는 2단을 구성하고 있는 CS증폭기와, 그 출력단에 붙어있는 연속모드 공통모드피드백회로 의 전류원을 차단하는 방법을 이용함으로써, 아이디어 적용전과 비교하였을 때, 15%의 전력 절감 효과를 얻었다. 제안한 변조기는 TSMC 0.18um CMOS N-well 1 poly 6 metal 공정을 이용하여 제작되었으며, 1.8V의 공급전압에서 305.55uW의 전력을 소모하였다. 256kHz의 샘플링 주파수, OSR 128, 1.024MHz의 클럭주파수, 250Hz 의 입력 싸인 파형을 공급하였을 때, 최대 SNDR은 66.3dB, 유효비트수는 10.6bits, DR은 83dB로 측정되었다. Fom(Walden)은 98.4pJ/step, Fom(Schreier)는 142.8dB 로 측정되었다.

• 한국정보전자통신기술학회논문지
• /
• 제15권5호
• /
• pp.335-342
• /
• 2022

본 논문에서는 오디오 애플리케이션을 위한 단일 비트 3차 피드포워드 델타 시그마 변조기를 제안한다. 제안된 변조기는 저전압 및 저전력 애플리케이션을 위한 클래스-C 인버터를 기반으로 한다. 고정밀 요구 사항을 위해 레귤레이티드 캐스코드 구조의 클래스-C 인버터는 DC 이득을 증가시키고 저전압 서브쓰레스홀드 증폭기 역할을 한다. 제안된 클래스-C 인버터 기반 변조기는 180nm CMOS 공정으로 설계 및 시뮬레이션되었다. 성능 손실이 없으면서 낮은 공급 전압 호환성을 가지도록 제안된 클래스-C 인버터 기반 스위치드 커패시터 변조기는 높은 전력 효율을 달성하였다. 본 설계는 20kHz의 신호 대역폭 및 4MHz의 샘플링 주파수에서 동작시켜 93.9dB의 SNDR, 108dB의 SNR, 102dB의 SFDR 및 102dB의 DR를 달성하면서 0.8V 전원 전압에서 280μW의 전력 소비만 사용한다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 하계종합학술대회 논문집(5)
• /
• pp.87-90
• /
• 2002

This paper describes design technique of switched-capacitor 1V delta-sigma modulator. To solve the incomplete switching operation at low voltage, bootstrapping technique is used. For PMOS input pair of 1V operational amplifier, simple common mode level down technique is used. Designed 2nd order single loop modulator has an oversampling ratio of 64 and obtains a peak SNR of 71dB, a dynamic range of 73 dB with the power consumption of 350uW at 1V power supply.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2002년도 합동 추계학술대회 논문집 정보 및 제어부문
• /
• pp.577-580
• /
• 2002

본 논문에서는 $\Sigma\Delta$ 변조된 입력신호를 갖는 적응필터의 수렴특성 및 연산량을 향상시키는 방안을 제시하였다. 하드웨어측면에서 효율적인 해상도를 내는 $\Sigma\Delta$ 변조기는 중저파 대역의 신호를 처리하는데 널리 사용되고 있다. $\Sigma\Delta$ 변조신호는 항상 $\pm$1의 값만을 갖기 때문에, 사인알고리즘을 사용하는 적용필터와 효율적으로 결합될 수 있다. 하지만 PCM 신호에 비하여 $\Sigma\Delta$ 변조신호의 상대적인 길이가 길어 이를 처리하는 적응필터의 길이가 증가하고 이에 따른 연산량도 증가하고, 아울러 사인 알고리즘 자체가 갖는 수렴속도의 문제점 때문에 이러한 결합은 불안정한 수렴 특성을 보이게 된다. 본 연구에서는 $\Sigma\Delta$ 변조된 입력신호에 대하여 웨이블릿 변환을 적용한 변환영역 적응필터를 설계하였으며, 필터계수의 일부분만을 주기적으로 갱신함으로써 연산량을 줄이는 방안과 수렴속도의 향상됨을 시스템 식별의 응용 예를 통하여 검증하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2002년도 하계학술대회 논문집 D
• /
• pp.2586-2588
• /
• 2002

본 논문에서는 $\Sigma\Delta$ 변조된 입력신호를 갖는 적응필터의 수렴특성을 연구하여 향상 방안을 제시하였다. 하드웨어적인 측면에서 효율적인 해상도를 내는 $\Sigma\Delta$ 변조기는 중저주파 대역의 신호를 처리하는데 널리 사용되고 있다. $\Sigma\Delta$ 변조신호는 항상 $\pm1$의 값만을 갖기 때문에, 사인 알고리즘을 사용하는 적응필터와 효율적으로 결합될 수 있다. 하지만, PCM 신호에 대비하여 $\Sigma\Delta$ 변조 신호의 상대적인 길이가 길어 이를 처리하는 적응필터의 길이가 증가하고, 아울러 사인 알고리즘 자체가 갖는 수렴속도의 문제점 때문에 이러한 결합은 불안정한 수렴 특성을 보이게 된다. 본 연구에서는 $\Sigma\Delta$ 변조된 입력신호에 대하여 웨이블릿 변환을 적용한 변환영역 적응필터를 설계하였으며, 수렴속도가 향상됨을 시스템 식별의 응용예를 통하여 검증하였다.

• 전기전자학회논문지
• /
• 제17권3호
• /
• pp.248-253
• /
• 2013

주파수 판별기는 주파수를 디지털 비트 신호로 변환해주는 회로로서 변조기, 동기화 회로 등에 쓰인다. 본 논문에서는 여러 종류의 일차, 이차 주파수 판별기의 구조를 모델링하고 양자화 잡음 성능을 분석하며, 새로운 구조의 델타-시그마 주파수 판별기 구조를 제안한다. 이론적 분석과 유도된 수식으로부터 출구 잡음을 구하고 모의실험으로 타당성을 검증하였다. 제안된 주파수 판별기는 전 디지털 회로로서 전 디지털 위상 잠금 루프의 궤환 경로에 적용될 수 있다.

• 전자공학회논문지 IE
• /
• 제46권1호
• /
• pp.1-6
• /
• 2009

본 논문에서는 광대역 주파수 합성기의 구현을 위하여 주파수 검출 범위와 락킹 시간을 개선한 디지털 PLL의 구조 및 설계에 대하여 기술한다. 제안된 구조에서는 광대역의 고속 주파수 비교기를 위하여 광역 디지털 로직 직교상관기를 사용하였고, 2 비트 업-다운 카운터 및 시그마-델타 변조기를 적용하여 디지털 제어 발진기의 주파수가 제어되도록 하였다. 따라서 양자화에 의한 잡음으로부터 추가되는 위상 잡음을 감소시킬 수 있으며, 최근의 휴대용 멀티미디어 통신 단말기 등에서 요구되는 고속의 락킹 및 광대역 지원, 그리고 저전력 현에 적합하다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1995년도 추계학술대회 논문집 학회본부
• /
• pp.489-492
• /
• 1995

This paper has represented the new system for a multibit oversampled sigma-delta A/D convertor. The novel digital correction scheme with the ROM-Table is employed to enhance SNR without requiring accurate precision of the analogue components. This architectures have a good features compared with the 1-bit approach, including significantly lower quantization noise for a given oversampling ratio, as well as improved stability characteristics. Then we have shown the validity of the proposed system by use of the software for the performance evaluation and by realizing the system with SCFs(switched capacitor filter).

• 전자공학회논문지C
• /
• 제34C권1호
• /
• pp.21-27
• /
• 1997

We have proposed a new structure of the multibit ovesampling sigma-delta modulator. To solve the problkem of requring the accurate precision of the analog components, the novel digital correction scheme with a ROM-table has been employed to enhance the SNR for the proposed system. This architecture has good features compared with the 1-bit approach, including significantly lower quantisation noise for a given oversampling ratio, as well as improve dstability characteristics. Then we hve shown the validity of the proposed system by use of the software developed for the performance evaluation and by realizing the system with SCFs(switched capacitor filters).