• Journal of The Korean Association of Information Education
• /
• v.19 no.4
• /
• pp.409-418
• /
• 2015

The purpose of this study is derived implications at software curriculum development utilizing the backward design model. In this study, we developed 'Algorithms and Programming' unit teaching plan based on backward design template. First, we have derived enduring understandings, essential questions, specific knowledge and skill on 'Algorithms and Programming' unit by considering the goal, content, achievement standard of Software education operating instructions. Second, we developed authentic tasks using GRASPS technic and holistic scoring rubrics. Third, we developed 7 lesson 14 WHERETO element for effective teaching in 'Algorithms and Programming' unit. Fourth, we investigated about the effectiveness of the development unit based on backward design. Backward design could be useful of developing curriculum unit and lesson plan at software education.

• Proceedings of the Korea Multimedia Society Conference
• /
• 2000.11a
• /
• pp.575-579
• /
• 2000

유전자 알고리즘을 구현하기 위해서 전용 원칩 컴퓨터를 설계하였다. 유전자 알고리즘의 전용 원칩 컴퓨터는 16Bit CPU CORE와 유전자 알고리즘의 하드웨어로 구성되어 있다. 구현된 전용 원칩 컴퓨터는 기존이 하드웨어 GAP와 달리 메인 컴퓨터에 독립적으로 동작되며 멀티미디어 통신에 사용되는 비트 동기용 하드웨어를 생성시켜본 결과 효과적임을 알 수 있었다.

• Proceedings of the Korean Institute of Navigation and Port Research Conference
• /
• 2012.06a
• /
• pp.519-520
• /
• 2012

해상감시레이더는 관제지역의 레이더 영상 정보 및 선박의 위치, 속도에 대한 추적 정보를 제공하는 해상교통관제시스템의 주요 센서로 정밀한 레이더 영상정보의 추출 및 이를 기반한 정확한 선박의 추적을 위하여 레이더 수신신호에 포함된 다양한 클러터 및 잡음을 효율적으로 제거하기 위한 신호처리 알고리즘이 필요하다. 본 논문에서는 해상교통관제시스템에 사용되는 해상감시레이더를 위한 논-코히어런트 기법을 이용한 신호처리 알고리즘을 설계하고, 모의실험을 통하여 설계된 알고리즘에 대한 검증을 수행한다.

• Proceedings of the KIEE Conference
• /
• 1988.07a
• /
• pp.695-701
• /
• 1988

본 연구에서는 구조적 표현의 화상 처리 알고리즘인 BF(Breadth First) 선형 4진 트리 알고리즘(BFQT 알고리즘)의 압축, 재생부를 하드웨어화 하여 ASIC(Application Specific Integrated Circuit)을 설계한다. ASIC과 IBM PC와의 인터페이스를 명시하며, 새로운 하드웨어 알고리즘을 도입하여 ASIC의 세부구조를 설계한다. 소프트웨어로 수행할 때 보다 제안된 ASIC으로 수행할 때가 압축은 약 21배, 재생은 약 4배 빨라지는 것으로 추정된다.

• The Proceedings of the Korean Institute of Illuminating and Electrical Installation Engineers
• /
• v.8 no.3
• /
• pp.44-53
• /
• 1994

전력 부하의 예측은 산업 활동에 있어 전력의 안정적인 공급과 생산비의 절감을 위해 대단히 중요하다. 전력 부하의 예측 방법들이 많이 연구되고 있으나 기존의 방법들은 수학적으로 복잡하고 계산 시간이 많이 소요되는 단점을 갖고 있다. 본 연구에서는 최적 규칙수를 구하는 클러스터링 알고리즘과 데이터를 2분하여 설계한 변수 선택 방법을 이용하여 모델을 간략화하는 알고리즘을 제안하였으며, CMAC을 이용한 데이터의 양·부 판별 알고리즘을 이용하므로써 노이즈의 영향을 최소화 하였다. 제안된 알고리즘을 이용하여 전력부하예측 시스템을 설계하고 분석한 결과 그 타당성을 입증하였다.

• Proceedings of the KIEE Conference
• /
• summer
• /
• pp.860-862
• /
• 2004

본 논문에서는 유전알고리즘과 유한요소법을 이용하여 BLDC 전동기의 코깅 토크를 최소화하기 위한 최적화 설계 방법을 제안하였다. 먼저 유전알고리즘을 이용하여 BLDC 전동기의 설계 변수를 추론하고, 유한요소법으로 코깅 토크를 구하였다. 유전알고리즘과 유한요소법을 사용함으로써 BLDC 전동기의 코깅 토크가 최소화 되는 영구자석의 형상을 전 영역에서 빠른 시간내에 구할 수 있었다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2013.05a
• /
• pp.41-44
• /
• 2013

병렬 및 분산 컴퓨팅 영역에서 기존 실험의 대부분은 속도 개선만을 고려하여 알고리즘을 설계 하였다. 이 연구는 일정 수준의 속도 개선을 보이면서도 에너지 절감효과를 기대하고자 저장장치 및 캐쉬의 활용을 생각하여 알고리즘을 설계하는 연구를 진행 한다. 이를 보이기 위해 입출력 비중이 높은 경우를 대표하는 외부 정렬 실험과 순수 연산의 비중이 높은 경우를 대표하는 매트릭스 실험을 하였다. 연구 결과를 통해 저장장치 및 캐쉬를 고려한 알고리즘이 그린 컴퓨팅에 이바지 할 수 있다는 것을 말하고자 한다.

• Journal of the Korea Society for Simulation
• /
• v.17 no.1
• /
• pp.43-52
• /
• 2008

The High Level Architecture(HLA) is the IEEE 1516 standard for interoperation between heterogeneous simulators which are developed with different languages and platforms. Run-Time Infrastructure(RTI) is a software which implements the HLA Interface Specification. With the development of time management service of RTI, it is necessary to consider an efficient design approach and an algorithm of Greatest Available Logical Time(GALT) computation. However, many time management services of existing RTIs have difficulty in modification and extension. Although some RTIs avoid this difficulty through modular design, they comply with not IEEE 1516 HLA/RTI but HLA 1.3. In addition, a lot of RTIs made use of well-known Mattern's algorithm for GALT computation. However, Mattern's algorithm has a few limitations for applying to IEEE 1516 HLA/RTI. This paper proposes a modular design and an implementation of time management service for IEEE 1516 HLA/RTI. We divided th time management service module into two sub-modules: a TIME module and a GALT module and used Mattern's algorithm improved for IEEE 1516 HLARTI. The paper also contains several experimental results in order to evaluate our time management service module.

• Journal of the Korean Society of Marine Environment & Safety
• /
• v.30 no.1
• /
• pp.118-126
• /
• 2024

In this paper, the research contents and results related to the automation of the hull-form optimal design of container ships are summarized. A container ship is a ship that generally operates near Froude number of 0.26. To implement hull-form optimal design automation for ships operating at this speed, an optimization algorithm, a hull-form change algorithm, a ship performance prediction algorithm, an automation algorithm, and an iterative calculation technique were applied to develop a numerical analysis computer program that enables hull-form optimal design automation of the container ship, and it was named HOTCONTAINER. In this study, a sensitivity analysis algorithm was developed and applied to appropriately set design variables for hull-form optimal design. To understand the reliability and real ship applicability of the developed algorithm, a numerical analysis was performed on KCS(KRISO Container Ship), a container ship that has been studied in various ways worldwide. Consequently, the optimal ship was derived, and the wave resistance, wave pattern, and wave height of the target and optimal ship were compared. In conclusion, compared the target ship, the optimal ship a 47.63% decrease in wave resistance, and the displacement and wet surface area decreased by 0.50% and 0.39%, respectively.

• Proceedings of the Korea Society for Industrial Systems Conference
• /
• 1999.05a
• /
• pp.53-57
• /
• 1999

본 논문에서는 입출력간의 연관관계가 트리구조로 표현되는 DTG(Directed tree graph)에 의한 고속병렬다치논리회로를 설계하는 알고리즘과 DTG의 각 절점에 코드를 할당하는 알고리즘을 제안한다. 임의의 절점을 갖는 DTG에 대하여 본 논문에서는 절점들이 매개변수에 의하여 표현될 때 양의 정수로 표현되도록 논리레벨 P를 할당하고 각 레벨에 각기 다른 잉여절점을 추가하여 회로를 설계한다. 또한, 절점들의 입출력 관계를 단지 하나의 매개변수 m$_{i}$를 이용하여 전달행렬 A를 구하기 때문에 더 빠르고 간단하게 회로를 설계할 수 있다. 본 논문에서 제안한 알고리즘은 Nakajima 등에 의해 제안된 알고리즘으로는 설계가 가능하지 않았던 임의의 절점을 가지는 DTG에 대해서도 회로를 설계할 수 있는 장점이 있다. 또한, 자연수 내에서 선형성, 정규성, 및 가시적인 장점을 가지며 절점수의 감소를 통한 처리속도의 향상, 회로 구성의 간략화 및 비용절감등의 장점등이 있다.