• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2009년도 추계학술대회 논문집
• /
• pp.119-119
• /
• 2009

선택적 액상증착(Selective Liquid Phase Deposition)을 이용하면, 기존의 열에 의한 손상 없이 섭씨 50도 이하의 낮은 온도로 실리콘 산화물을 증착시킬 수 있다. 형성된 액상증착 실리콘 산화물은 조직이 매우 치밀하며 표면이 매우 고르게 형성됨을 확인하였다. 뿐만 아니라, 액상증착 실리콘 산화물의 누설 전류 또한 매우 낮음을 확인하였다. 또한 형성된 박막에 다양한 온도 하에서 열처리하여 산화막의 특성 변화를 관찰하였으며, 열처리 후에도 박막의 표면 거칠기나 누설전류의 변화가 미미한 것을 확인하였다. 이것은 액상증착 실리콘 산화물이 열처리 유무와 관계없이 집적회로에서 좋은 절연소재로 사용될 수 있는 가능성을 내포한다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2002년도 춘계합동학술대회 논문집
• /
• pp.206-209
• /
• 2002

본 논문에서는 폴리실리콘의 재결정화 공정에서 발생하기 쉬운 폴리실리콘의 엉김현상, 슬립, 부분적인 실리콘 기판의 녹음현상 등을 방지하기 위한 방법을 제시한다. 그리고 재결정화 된 박막의 질을 향상시키기 위한 폴리실리콘과 보호 산화막(capping oxide)의 두께 변화에 따른 실험 결과를 살펴본다. 폴리실리콘의 엉김현상은 매몰 산화막(buried oxide)과 액체 상태의 실리콘 사이의 wetting angle과 관계되는데, 이를-방지하기 위해서는 재결정화할 폴리실리콘과 산화막의 계면에 질소를 주입시켜주면 되는데, 이는 재결정화할 시료를 암모니아 가스 분위기에서 열처리를 통하여 해결할 수 있다. 그러고 실러콘 기판의 국부적 녹음 현상 및 슬립은 실리콘 기판의 윗면을 mechanical damage에 의해서 약 $20{\mu}m$ 정도의 거칠기를 가지도록 하면 이러한 현상을 방지할 수 있다. 그러고 폴리실리콘이 재결정활 될 때 부피의 변화가 발생하며, 이로 인하여 재결정화된 박막의 두께는 위치에 따라 변화한다. 재결정화된 박막 두께의 균일도를 유지하기 위해서는 재결정화할 폴리실리콘 두께의 3배 이상이 되는 보호 산화막을 사용하였을 때 원하는 균일도를 얻을 수 있었다.

• 한국재료학회지
• /
• 제3권1호
• /
• pp.7-11
• /
• 1993

실리콘 산화막을 $N_2$O 분위기에서 RTP로 제조하여 그 성장 기구를 고찰 했다. 산화막과 기판 실리콘 계면 사이에 질소성분이 포함된 oxynitride층이 존재한다. $N_2$O 기체를 이용한 산화막 성장은 삼화제 확산에 의해 성장이 지배되는 포물선 성장론을 따르고 산화제 확산 억제작용은 실리콘 산화막과 실리콘 기판사이에 존재하는 oxynitride막에서 일어난다. 확산이 산화막 성장을 결정하는 구간에서 포물선 성장율 상수 B의 활성화 에너지는 약 1.5 eV이고 산화막 두께 증가에 따라 증가한다.

• 센서학회지
• /
• 제8권2호
• /
• pp.202-209
• /
• 1999

본 연구에서는 기존의 열산화막과 거의 버금가는 전기적 및 화학적인 성질을 가진다고 알려져 있는 다공질 실리콘 산화막을 이용하여 마이크로스트립 전송선을 제작하였다. 실리콘 기판의 결정상태를 유지하면서 표면적과 화학적 활성이 큰 다공질 실리콘층(porous silicon layer)을 형성한 다음, 이를 열산화 하여 수 십 ${\mu}m$ 두께의 산화막을 실리콘 기판 상에 제조하였다. 수십 ${\mu}m$ 이상의 양질의 산화막을 얻기 위한 다공질 실리콘의 산화시에 스트레스에 의한 웨이퍼의 휘어짐을 방지하기 위하여 다단계의 열산화 공정을 수행하였다. 제조된 실리콘 산화막 상에 마이크로스트립 전송선을 제작하고 그 마이크로웨이브 특성을 측정하여 MMIC 기판으로서의 응용 가능성을 조사하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제41회 하계 정기 학술대회 초록집
• /
• pp.176-176
• /
• 2011

실리콘 질화막($Si_3N_4$)과 산화막($SiO_2$)은 반도체 소자를 구성하는 물질 중 가장 널리 사용되는 유전 또는 절연물질이다. 이러한 실리콘 산화막과 질화막은 적용할 소자에 따라 다양한 CVD나 ALD 공정을 기반으로 제조한다. 증착공정 개발에 있어 실리콘 증착소재가 성공여부를 결정하는 근간이 되며, 이는 실리콘 증착소재의 특성에 따라 증착된 산화막과 질화막의 물성이 크게 변하기 때문이다. 실리콘 증착소재 개발을 위해서 국내외 증착소재 합성업체가 노력을 기울이고 있지만 개발된 증착소재의 특성을 정확히 진단하기 위한 기술이 뒷받침되지 않아 개발 효율이 높지 않은 것이 현실이다. 한국표준과학연구원 내 진공기술센터에서는 이러한 실리콘 증착소재의 특성, 특히 반응성을 평가하기 위한 기술 및 시스템을 개발하고 이를 활용하고 있다. 본 연구에서는 적외선 분광법을 이용하여 개발된 증착소재의 기상 열적안전성 및 반응기체에 따른 반응성을 실시간으로 진단하였다. 반응기체로는 산화막을 증착하기 위해 가장 많이 사용되는 $H_2O$와 질화막을 증착하기 위해 가장 많이 사용되는 $NH_3$를 사용하였다. 각 반응기체의 유량별, 가스셀 온도, 압력 등의 반응조건의 변화에 따른 실리콘 증착소재의 반응성 및 안정성을 평가하고 기존에 양산용으로 소자제조에 사용되고 있는 증착소재와 비교평가를 수행하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2004년도 하계학술대회 논문집 Vol.5 No.2
• /
• pp.977-980
• /
• 2004

본 논문에서는 저가 고효율 태양전지를 제작하기 위하여 p형 다결정 실리콘 기판을 사용하여 수산화 칼륨(KOH)이 포함된 용액에 Saw damage 과정 후 불산이 함유된 용액에 전기화학적 양극산화 과정으로 실리콘 웨이퍼 표면에 요철을 형성하여 다공성 실리콘을 형성 하였다. 본 논문은 전기화학적 에칭방법으로 기존의 진공장비로 제작된 반사방지막의 반사율만큼 감소된 다공성 실리콘 반사방지막을 형성하였다. 전자빔 증착기(e-beam evaporator)로 단층으로 형성된 $TiO_2$의 반사방지막은 400-1000 nm의 파장 범위에서 4.1 %의 평균 반사율을 가졌으며, 양극산화과정으로 형성된 다공성 실리콘은 400-1000 nm의 파장의 범위에서 4.4 %의 평균 반사율을 가졌다. 본 연구는 태양전지의 반사방지막 형성을 기존의 제작 방법보다 간단하고 저렴한 방법으로 접근하여 태양전지의 변환효율을 상승하는데 목적을 두었다.

• 한국진공학회지
• /
• 제4권3호
• /
• pp.293-300
• /
• 1995

p-doped poly-Si/SiO2/Si 기판위에 저압 화학증착법(LPCVD)으로 증착한 텅스텐 실리사이드(WS2.7)막을$ 850^{\circ}C$에서 20분 동안 N2 분위기에서 열처리한 후에 건식 분위기에서 열산화하였다. 다결정 실리콘의 인도핑(doping)레벨에 따른 텅스텐 폴리사이드(WSi2.5/poly-Si)막의 산화 성장률과 텅스텐 폴리사이드막의 산화 메카니즘에 대하여 연구하였다. 텅스텐 폴리사이드막의 산화 성장률은 다결정 실리콘의 인(p) 도핑 레벨이 증가함에 따라 증가하였다. 텅스텐 폴리사이드막의 산화는 텅스텐 실리사이드층의 과잉(excess)Si가 초기 산화과정 동안 소모된 후에 다결정 실리콘층의 Si가 소모되었다. 산화막과 산화막을 식각(etching)한 후에 텅스텐 실리사이드막의 표면 거칠기는 다결정 실리？의 인 농도가 적을수록 평탄하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2010년도 제39회 하계학술대회 초록집
• /
• pp.201-201
• /
• 2010

DRAM (dynamic random access memory)은 하나의 트랜지스터와 하나의 캐패시터의 구조 (1T/1C)를 가지는 구조로써 빠른 동작 속도와 고집적에 용이하다. 하지만 고집적화를 위해서는 최소한의 캐패시터 용량 (30 fF/cell)을 충족시켜 주어야 한다. 이에 따라 캐패시터는 stack 혹은 deep trench 구조로 제작되어야 한다. 위와 같은 구조로 소자를 구현할 시 제작공정이 복잡해지고 캐패시터의 집적화에도 한계가 있다. 이러한 문제점을 보완하기 위해 1T-DRAM이 제안되었다. 1T-DRAM은 하나의 트랜지스터로 이루어져 있으며 SOI (silicon-on-insulator) 기판에서 나타나는 floating body effect를 이용하여 추가적인 캐패시터를 필요로 하지 않는다. 하지만 SOI 기판을 이용한 1T-DRAM은 비용측면에서 대량생산화를 시키기는데 어려움이 있으며, 3차원 적층구조로의 적용이 어렵다. 하지만 다결정 실리콘을 이용한 기판은 공정의 대면적화가 가능하고 비용적 측면에서 유리한 장점을 가지고 있으며, 적층구조로의 적용 또한 용이하다. 본 연구에서는 ELA (eximer laser annealing) 방법을 이용하여 비정질 실리콘을 결정화시킨 기판에서 1T-DRAM을 제작하였다. 하지만 다결정 실리콘은 단결정 실리콘에 비해 저항이 크기 때문에, 메모리 소자로서 동작하기 위해서는 높은 바이어스 조건이 필요하다. 게이트 산화막이 얇은 경우, 게이트 산화막의 열화로 인하여 소자의 오작동이 일어나게 되고 게이트 산화막이 두꺼울 경우에는 전력소모가 커지게 된다. 그러므로 메모리 소자로서 동작 할 수 있는 최적화된 게이트 산화막 두께가 필요하다. 제작된 소자는 KrF-248 nm 레이저로 결정화된 ELA 기판위에 게이트 산화막을 10 nm, 20 nm, 30 nm 로 나누어서 증착하여, 전기적 특성 및 메모리 특성을 평가하였다.

• 한국산학기술학회:학술대회논문집
• /
• 한국산학기술학회 2004년도 추계학술대회
• /
• pp.195-198
• /
• 2004

실리콘 산화막 위에 구리 확산 방지막으로서 W-N 박막을 $NH_3$ 펄스 플라즈마를 이용한 원자층 증착방법으로 형성하였다. 플라즈마 원자층 증착방법 (PPALD)은 일반적인 원자층 증착방법(ALD)의 성장 기구를 그대로 따라 간다. 그러나 일반적인 ALD 방법에 의해 증착한 W-N 박막에 비해 PPALD 방법으로 증착한 W-N 박막은 F 함유량과 비저항이 감소하였고 열적 안정성에 대한 특성도 향상되었다. 또한 $WF_6$ 가스는 실리콘 산화막과 반응을 하지 않기 때문에 $WF_6$ 가스와 $NH_3$ 가스를 사용해서 ALD 증착방법으로 실리콘 산화막 위에 W-N 박막을 증착하기 어려운 문제점(8,9)을 $NH_3$ 반응종으로 실리콘 산화막 표면을 먼저 변형시켜 $WF_6$ 가스가 산화막과 반응을 할 수 있게 함으로써 ALD 방법으로 W-N 박막을 실리콘 산화막 위에 증착 할 수 있었다.

• 한국재료학회지
• /
• 제2권3호
• /
• pp.180-190
• /
• 1992

ZMR공정에서 발생하기 쉬운 폴리실리콘의 엉김현상(agglomeration), 슬림, 그리고 실리콘기판이 국부적으로 녹는 현상 등을 방지하기 위한 방법과 재결정화된 박막의 질을 향상시키기 위하여 폴리실리콘과 보호 산화막(capping oxide)두계를 변화시킨 실험 결과를 서술한다. 폴리실리콘의 엉김현상은 폴리실리콘과 보호 산화막 그리고 폴리실리콘과 매몰 산화막(buried oxide)의 계면에서의 wetting각과 관계되는데, 엉김현상을 방지하기 위해서는 암모니아 가스 분위기에서 $1100^{\circ}$C, 3시간 동안 열처리하여 폴리실리콘과 보호 산화막 그리고 폴리실리콘과 매몰 산화막의 계면에 질소를 주입시키면 된다. 실리콘 기판의 뒷면이 국부적으로 녹아 SOI구조가 파괴되는 현상과 슬립은 실리콘 기판의 뒷면을 모래타격(sandblast)하여 약 $20{\mu}m$의 거칠기를 가지도록 했을때 방지할 수 있었다. 재결정화된 폴리실리콘의 두께가 두꺼워짐에 따라 재결정화된 박막에서 subboundary의 간격은 넓어지고, 재결정화된 실리콘 두께의 균일성은 보호 산화막이 두꺼울수록 향상된다. 폴리실리콘의 두께를 $1{\mu}m$로 하였을때 subboundary의 간격은 약 $70-120{\mu}m$정도였고 폴리실리콘의 두께가 $1{\mu}m$이고 보호산화막의 두께가 $2.5{\mu}m$일때, 재결정화 후 실리콘의 두게 균일도는 약 ${\pm}200{\AA}$정도였다.