• Proceedings of the Korea Information Processing Society Conference
• /
• 2010.11a
• /
• pp.1591-1594
• /
• 2010

NAND 플래시 메모리 기반의 Solid State Disk (SSD)의 내부에는 Flash Translation Layer (FTL)이라는 소프트웨어가 사용되고 있다. FTL은 파일 시스템으로부터 요청되는 논리 주소를 플래시 메모리의 물리 주소로 변환하며 이를 위하여 사상 테이블을 사용한다. 사상 테이블의 빠른 접근을 위하여 사상 테이블은 SSD 내부의 RAM에 유지하는데 SSD의 용량이 커지게 되면 사상 테이블로 인해 요구되는 RAM의 크기도 커지는 문제점이 있다. 본 논문에서는 FTL의 사상 테이블을 페이지 단위로 나누어 필요할 때마다 RAM에 적재하는 다단계 사상 테이블 기법을 연구하였다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2011.04a
• /
• pp.17-20
• /
• 2011

NAND 플래시 메모리 기반의 저장장치의 내부에는 Flash Translation Layer (FTL)이라는 소프트웨어가 사용되고 있다. FTL은 파일 시스템으로부터 요청되는 논리 주소를 플래시 메모리의 물리 주소로 변환하며 이를 위하여 사상 테이블을 사용한다. 일반적으로 사상 테이블의 빠른 접근을 위하여 사상 테이블은 저장장치 내부의 RAM에 유지한다. 최근 저장 공간의 용량이 커지게 되면서 사상 테이블로 인해 요구되는 RAM의 크기도 커지게 되어 사상 테이블을 플래시 메모리에 저장하고 일부만 RAM에 유지하는 캐싱 기법들이 연구되어 왔다. 본 논문에서는 SAT-c 라는 사상 테이블 캐싱 기법을 제안하고 캐시 교체 알고리즘들의 성능을 비교하였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2001.04b
• /
• pp.133-135
• /
• 2001

데이터로서 XML 역할에 대한 중요성이 증대되어감에 따라, 구조 정보를 내포하고 있는 데이터로서의 XML 문서를 효과적으로 관리하는 구조설계 및 질의어 처리에 대한 연구가 활발히 진행되고 있다. XML 저장구조는 XML 스키마에 의존하지 안고, 반구조적 데이터에 대한 저장과 질의처리 설계방법과 DTD와 같은 XML 스키마를 기반으로 저장구조를 설계하는 방법이 있다. DTD는 XML 문서의 논리적인 구조정보를 표현하는 역할을 가지고 있으며, 그러한 역할은 이 기종간의 문서교환시 더욱 중요해진다. DTD 기반의 XML문서를 관계형 테이블로 사상하고자 할 때, 사상과정이 자동적으로 이루어지는 경우와 사용자가 관리자가 직접 테이블 생성에 관여하는 수동적인 사상방법이 있다. 수동적인 사상과정은 질의처리가 구현시 데이터베이스 설계 방법에 크게 의존하게 되는 단점이 있지만, 사용자가 주어진 DTD 구조에 따라서 특정 응용에 알맞은 저장구조를 직접 설계하기 때문에 더 효율적인 저장구조를 설계할 수 있다. 본 논문에서는 관계형 DB를 질의처리 하기 위한 하부 저장소로 사용하고, DTD 기반의 XML 문서를 관계형 DB 테이블간의 수동적인 사상과정을 통하여 효율적인 XML 문서 저장구조를 설계하는 방법을 제시한다.

• The Journal of Society for e-Business Studies
• /
• v.15 no.4
• /
• pp.21-31
• /
• 2010

Recently e-business such as online financial trade and online shopping using mobile computes are widely spread. Most of mobile computers use NAND flash memory-based storage devices for storing data. Flash memory storage devices use a software called flash translation layer to translate logical address from a file system to physical address of flash memory by using mapping tables. The legacy FTLs have a problem that they must maintain very large mapping tables in the RAM. In order to address this issues, in this paper, we proposed a new caching scheme of mapping tables. We showed through the trace-driven simulations that the proposed caching scheme reduces the space overhead dramatically but does not increase the time overhead. In the case of online transaction workload in e-business environment, in particular, the proposed scheme manifests better performance in reducing the space overhead.

• Journal of the Institute of Electronics Engineers of Korea SP
• /
• v.42 no.6
• /
• pp.111-120
• /
• 2005

A cost effective three-dimensional color gamut mapping architecture is described. The conventional three-dimensional reduced resolution look-up table is considered and the concept of three-dimensional reduced resolution difference look-up table is introduced for cost effective and real-time color gamut mapping. The overall architecture uses one-dimensional memory decomposition of three-dimensional gamut mapping look-up table, three-dimensional interpolation and simple addition operation for generating the final gamut mapped colors. The required computational cost is greatly reduced by look-up table resolution adjustment and further reduced by the gamut mapping rule modification. The proposed architecture greatly reduces the required memory size and hardware complexity compared to the conventional method and it is suitable for real-time applications. The proposed hardware is suitable for FPGA and ASIC implementation and could be applied to the real-time display quality enhancement purposes.

• Proceedings of the Korean Information Science Society Conference
• /
• 2006.10a
• /
• pp.346-350
• /
• 2006

다양한 종류의 동영상을 출력하는 디스플레이 장치에 색역 사상 알고리즘이 적용이 되기 위해서는 약 10나노 초 정도의 처리 속도가 필요하기 때문에 실제로 구현하기가 매우 어렵다. 이러한 문제를 해결하기 위한 방법으로 특정 장치의 색역 사상 결과를 샘플링한 후 3차원 룩업테이블에 저장하는 하드웨어 구조가 있는데, 본 논문에서는 이러한 해상도 절감 3차원 룩업 테이블을 이용한 색역 사상 하드웨어를 기술하고, 기존의 하드웨어의 구조를 보다 최적화할 수 있는 방법을 제시하고 성능 향상을 확인한다. 해상도 절감 3차원 룩업 테이블을 이용한 색역 사상 방법은 최종 사상 값을 출력하기 위하여 3차원 보간부를 필요로 하는데, 3차원 보간부는 실시간 하드웨어에서 큰 비중을 차지하고 있는 부분이다. 본 논문에서는 기존의 육면체 구조를 이용한 3차원 보간 방법에 비하여 연산 과정이 간단한 사면체 구조를 이용한 3차원 보간 방법으로 보간을 수행하는 새로운 하드웨어 구조를 제안하였고, 새로운 하드웨어가 기존의 방법보다 더 높은 성능을 기대할 수 있으면서 전체적인 하드웨어의 크기를 절감할 수 있음을 보인다.

• Proceedings of the KIEE Conference
• /
• 2005.07d
• /
• pp.2950-2952
• /
• 2005

색각 이상자는 특성 색상에 대한 판별이 떨어지므로 색 정보에 대한 판별 향상을 위해서는 색상의 적절한 변형이 필요하다. 본 논문은 전 세계의 1/12에 해당하는 색각 이상자를 위한 실시간 색역폭 사상 구현에 관한 것이다. 색각 이상자를 위한 실시간 색역폭 사상은 3차원 룩업 테이블과 이를 이용한 3차원 보간기로 구성이 되며, 여기서 3차원 룩업 테이블은 각각의 색각 이상자들의 특성을 고려한 보정 데이터를 사용한다. 제안된 방식은 DTV와 같이 고속의 영상 신호에 적용이 용이하고 또한 3차원 룩업 테이블의 변경에 따라 여러 유형의 색각 이상자에도 적용이 가능하다.

• Proceedings of the KIEE Conference
• /
• 2005.07d
• /
• pp.2864-2866
• /
• 2005

색역폭 사상은 디스플레이 장치간의 색재현성 차이를 보정하기 위한 기법이다. 본 논문에서는 사면체 보간에 의한 실시간 색역폭 사상을 제안하고자 한다. 기존의 제안된 육면체 보간 방식에 비해 이 논문에서 제안된 사면체 보간(tetrahedral interpolation) 방법은 색공간의 분할을 통해 분할된 각각의 사면체 색 공간에서 색역폭 사상이 수행됨으로서 왜곡이 감소되고 육면체 보간이 8개의 룩업테이블을 사용하는데 비해 4개의 룩업 테이블을 사용함으로서 실시간 처리속도의 향상과 하드웨어의 구현 시 비용절감을 기대할 수가 있다.

• Journal of the Korea Society of Computer and Information
• /
• v.18 no.2
• /
• pp.1-8
• /
• 2013

TIn this paper, we propose a high performance L1 cache structure on the high clock CPU of 4GHz. The proposed cache memory consists of three parts, i.e., a direct-mapped cache to support fast access time, a two-way set associative buffer to exploit temporal locality, and a buffer-select table. The most recently accessed data is stored in the direct-mapped cache. If a data has a high probability of a repeated reference, when the data is replaced from the direct-mapped cache, the data is selectively stored into the two-way set associative buffer. For the high performance and low power consumption, we propose an one way among two ways set associative buffer is selectively accessed based on the buffer-select table(BST). According to simulation results, Energy $^*$ Delay product can improve about 45%, 70% and 75% compared with a direct mapped cache, a four-way set associative cache, and a victim cache with two times more space respectively.

• Journal of the Korea Society of Computer and Information
• /
• v.20 no.4
• /
• pp.1-10
• /
• 2015

NAND flash systems require deletion operation and do not support in-place update, so the storage systems should use Flash Translation Layer (FTL). However, there are a lot of memory consumptions using mapping table in the FTL, so recently, many studies have been proposed to resolve mapping table overhead. These studies try to solve update propagation problem in the nand flash system which does not use mapping table. In this paper, we present a novel index structure, called CL-Tree(Cache List Tree), to solve the update propagation problem. The proposed index structure reduces write operations which occur for an update propagation, and it has a good performance for search operation because it uses multi-list structure. In experimental evaluation, we show that our scheme yields about 173% and 179% improvement in insertion speed and search speed, respectively, compared to traditional B+tree and other works.