The Journal of Society for e-Business Studies (한국전자거래학회지)

Society for e-Business Studies (한국전자거래학회)
권호 표지

A Mapping Table Caching Scheme for NAND Flash-based Mobile Storage Devices

NAND 플래시 기반 모바일 저장장치를 위한 사상 테이블 캐싱 기법

  • 양수현 (명지대학교 컴퓨터공학과) ;
  • 류연승 (명지대학교 컴퓨터공학과)
  • Received : 2010.09.27
  • Accepted : 2010.11.05
  • Published : 2010.11.30
Download PDF
⟨ Previous Next ⟩

Abstract

Recently e-business such as online financial trade and online shopping using mobile computes are widely spread. Most of mobile computers use NAND flash memory-based storage devices for storing data. Flash memory storage devices use a software called flash translation layer to translate logical address from a file system to physical address of flash memory by using mapping tables. The legacy FTLs have a problem that they must maintain very large mapping tables in the RAM. In order to address this issues, in this paper, we proposed a new caching scheme of mapping tables. We showed through the trace-driven simulations that the proposed caching scheme reduces the space overhead dramatically but does not increase the time overhead. In the case of online transaction workload in e-business environment, in particular, the proposed scheme manifests better performance in reducing the space overhead.

최근 모바일 컴퓨터를 사용한 온라인 금융 거래, 온라인 쇼핑과 같은 e-비즈니스가 널리 확산되고 있다. 대부분의 모바일 컴퓨터는 데이터 저장을 위해 NAND 플래시 메모리 기반의 저장장치를 사용한다. 플래시 메모리 저장장치는 그 내부에 Flash Translation Layer(FTL)이라는 소프트웨어가 사용되고 있다. FTL은 파일 시스템으로부터 요청되는 논리 주소를 플래시 메모리의 물리 주소로 변환하며 이를 위하여 사상 테이블을 사용한다. 기존 FTL은 매우 큰 주소 사상 테이블을 RAM에 유지해야 하는 문제점을 가지고 있다. 이를 해결하기 위하여 본 논문에서는 새로운 사상 테이블의 캐싱 기법을 제안하였다. 트레이스 기반의 시뮬레이션을 통해 제안한 사상 테이블 캐싱 기법은 공간 비용을 대폭 줄이고 시간 비용은 크게 증가하지 않음을 알 수 있었다. 특히, e-비즈니스 환경의 온라인 트랜잭션 워크로드에서 많은 공간 비용 절감 효과를 보였다.

Keywords

References

  1. A. Gupta, Y. Kim, and B. Urgaonkar, "DFTL : A Flash Translation Layer Employing Demand-based Selective Caching of Page-level Address Mapping," in Proc. International Conference on Architectural Support for Programming Languages and Operating Systems, 2009, pp. 229-240.
  2. C. Park, W. Cheon, J. Kang, K. Roh, W. Cho, and J. Kim, "A Reconfigurable FTL(flash translation layer) Architecture for NAND Flash-based Applications," ACM Transaction on Embedded Computing Systems, Vol. 7, No. 4, Jul. 2008.
  3. E. Gal and S. Toledo, "Algorithms and Data Structures for Flash Memories," ACM Computing Surveys, Vol. 37, No. 2, 2005.
  4. Intel Corp. "Understanding the Flash Translation Layer(FTL) Specification," 1998.
  5. J. Kang, H. Jo, J. Kim, and J. Lee, "A Superblock-based Flash Translation for NAND Flash Memory," in Proc. EMSOFT, 2006, pp. 161-170.
  6. J. Kim, J. Kim, S. Noh, S. Min, and Y. Cho, "A Space-efficient Flash Translation Layer for Compactflash Systems," IEEE Transactions on Consumer Electronics, Vol. 48, No. 2, May, 2002, pp. 366-375. https://doi.org/10.1109/TCE.2002.1010143
  7. J. Shin, Z. Xia, N. Xu, R. Gao, X. Cai, S. Maeng, and F. Hsu, "FTL Design Exploration in Reconfigurable Highperformance SSD for Server Applications," in Proc. ACM Conference on Supercomputing, 2009.
  8. OLTP Trace from UMass Trace Repository. http://traces.cs.umass.edu/index.php/Storage/Storage.
  9. Samsung Electronics, NAND Flash Memory Data Sheet, http://www.sams ungelectronics.com.
  10. T. S. Chung, D. J. Park, S. Park, D. H. Lee, S. W. Lee, and H. J. Song, "A Survey of Flash Translation Layer," Journal of Systems Architecture, Vol. 55, No. 5-6, 2009.
  11. S. Lee, D. Park, T. Chung, D. Lee, S. Park, and H. Song, "A Log Bufferbased Flash Translation Layer using Fully-associative Sector Translation," ACM Transaction on Embedded Computing Systems, Vol. 6, No. 3, Jul. 2007.
  12. S. Lee, D. Shin, Y. Kim, and J. Kim, "LAST : Locality-aware Sector Translation for NAND Flash Memory-based Storage Systems," SIGOPS Operating Systems Review, Vol. 42, No. 6, Oct. 2008, pp. 36-42, https://doi.org/10.1145/1453775.1453783
  13. Y. Ryu, "SAT : Switchable Address Translation for Flash Memory Storage," IEEE Computer Software and Applications Conference(COMPSAC), Jul. 2010.