• 한국통신학회논문지
• /
• 제31권3C
• /
• pp.228-236
• /
• 2006

다중 반송파(MC)기술과 CDMA기술이 결합된 MC-CDMA 시스템은 주파수 선택적 페이딩에 의한 신호감쇄를 완화시키면서 높은 전송률에 대한 요구를 만족시킬 수 있는 전송방식이다. 본 논문에서는 전송률이 서로 다른 다양한 서비스들을 지원하기 위한 비동기 MC-CDMA 시스템을 제안하고 다중간섭제거기를 적용한 시스템의 성능을 분석한다. 제안된 시스템에서는 전송속도에 따라 병렬 부 채널의 수(P)를 조절함으로서 다중전송률 MC-CDMA 시스템을 구성하였으며 효과적인 다중접속 간섭제거를 위해 하이브리드 간섭제거(HIC) 방식을 사용한다. 다중경로 환경 하에서 단일전송률을 갖는 시스템과 제안된 시스템의 성능을 분석하였으며 간섭제거기를 사용하여 성능이 향상됨을 보였다.

• 한국통신학회논문지
• /
• 제22권2호
• /
• pp.318-324
• /
• 1997

Chua 회로는 간단한 전기 및 전자 회로를 구성하여 카오스 현상을 나타내는 회로로 자율, 3차계, 가역성(Reciprocal)이며 1개의 비션형 소자인 3구분 선형 저항과 4개의 선형 소자인 (R, L, $C_1,\;C_2$)로 구성되는 발진회로이다. 본 논문에서는 Chua 회로의 병렬 LC 공진기를 단락하여 시간 지연을 갖는 무손실 전송선로로 치환하고 특성 곡선법을 써서 파라미터 변화에 의한 카오스 운동과 주기운동이 있음을 위상공간과 분기도(Bifurcation diagram)로 확인 하였으며 무손실 전송선로가 원래의 Chua 회로와 유사한 어트렉터가 존재함을 확인하였다.

• 한국전자통신학회논문지
• /
• 제10권3호
• /
• pp.357-364
• /
• 2015

본 연구에서는 아날로그 메모리를 이용한 DC-DC 컨버터 제어기를 설계하였다. 이 방식은 기존의 폐루프 방식의 컨버터 제어기가 안고 있는 안정도 문제를 근본적으로 해결하는데 기여하게 될 것이다. 본 연구에서 아날로그 메모리는 컨버터의 출력과 이에 대응되는 최적의 시비율 판단을 위한 연상메모리를 구현하는데 이용된다. 메모리의 읽기 동작은 연상메모리의 최적 함수 선택을 위하여 절대값 회로와 승자전취 메커니즘 회로가 사용되며, 병렬의 고속 쓰기와 읽기 동작뿐만 아니라 고집적을 가능하게 하는 시스템 구성이 제안된다.

• 한국전자통신학회논문지
• /
• 제7권3호
• /
• pp.591-596
• /
• 2012

최근 태양광 발전단지 구축이 증가하면서 발전단지를 효율적으로 관리하는 시스템이 요구되고 있다. 본 논문에서는 다수의 태양광 발전단지들을 통합 관리하는 클라우드 기반의 지능형 관리 시스템을 제안한다. 제안된 시스템은 태양광 발전단지들의 설비 계측 데이터를 컬럼 지향 데이터베이스인 하둡 HBase를 이용하여 저장하고 관리하며 맵리듀스 모델을 통한 병렬처리를 통해 시스템의 성능, 효율, 발전량 예측을 빠르게 수행한다. 그리고 웹 기반의 데이터 시각화 모듈을 통해 관리자에게 다양한 형태의 정보를 제공한다.

• 한국전자통신학회논문지
• /
• 제5권6호
• /
• pp.672-677
• /
• 2010

최근 대규모 센서 네트워크의 구축이 증가하면서 대규모의 센서 데이터를 효율적으로 관리하는 시스템이 요구되고 있다. 본 논문에서는 저비용, 높은 확장성 그리고 고 효율성을 지닌 클라우드 기반의 센서 데이터 관리 시스템을 제안한다. 제안된 시스템에서는 센서 데이터는 클라우드 게이트웨이를 통해 클라우드로 전송되며 이때 이상상황 검출과 이벤트 처리가 수행된다. 클라우드로 전송된 센서 데이터는 분산 컬럼 지향 데이터 베이스인 하둡 HBase에 저장되며 맵리듀스 모델 기반의 질의처리 모듈을 통해 병렬 처리된다. 처리된 결과는 REST 기반의 웹서비스를 통해 제공되므로 다양한 플랫폼의 응용프로그램과 연동이 가능하다.

• 한국통신학회논문지
• /
• 제18권10호
• /
• pp.1537-1545
• /
• 1993

본 논문에서는 RAM의 Built-In Self Test(BIST)를 수행하기 위하여 제안되었던 Column Weight Sensitive Fault(CWSF) 테스트 알고리즘과 비트라인 디코더 고장 테스터 알고리즘에 적합한 패턴발생회로와 고장위치 검출기를 설계하였다. 패턴발생 회로는 어드레스 발생부와 데이터 발생부로 구성되었다. 또한 어드레스 발생부는 실효 어드레스를 위한 행 어드레스 발생부와 순차 및 병렬 어드레스를 위한 열 어드레스 발생부로 나누어져 있다. 고장위치 검출기는 고장발생의 유, 무와 그 위치를 찾기위해 구성되었다. 설계한 회로들의 검증을 위하여 각 부분 및 전체적인 시뮬레이션을 통하여 동작을 확인하였다.

• 한국정보통신학회논문지
• /
• 제7권5호
• /
• pp.1089-1094
• /
• 2003

CBD를 지원하는 소프트웨어 개발기법이 최근 많은 관심과 함께 도입되면서 이를 효과적으로 운용할 수 있는 아키텍처기반의 조립 및 활용분야가 활발히 연구되고 있다. 특히, C2 아키텍처는 GUI를 지원하기 위한 메시지방식의 컴포넌트 조합기법이라는 점에서 많은 관심을 받고 있다. 그러나, 컴포넌트들의 계층적인 순차성과 메소드 호출방식의 서버컴포넌트의 경우 이를 적용하려면 컴포넌트의 수정이 불가피하다. 따라서, 본 논문에서는 C2아키텍처에서 일부 변형하여 메시지핸들링부분을 컴포넌트와 커넥터가 아닌 메시지 자체에 둠으로써 메소드 호출방식이라도 컴포넌트의 수정이 필요 없이 조합 및 운용할 수 있는 Plug-and-Play를 지원하도록 하였다. 또한, 계층적인 순차성을 갖지 않고 메시지를 사이에 둔 컴포넌트들의 병렬성을 갖도록 하여 보다 자유로운 메시지 핸들링이 가능하도록 하였다.

• 한국통신학회논문지
• /
• 제24권6A호
• /
• pp.905-912
• /
• 1999

본 논문에서는 블록부호를 트렐리스상에서 구현하여 블록부호의 연판정 복호 알고리즘인 MAP 복호 알고리즘을 유도하였다. 또한 트렐리스상의 연판정 복호법인 비터비 알고리즘과 MAP 알고리즘을 사용한 모의실험을 통해 그 성능을 분석하였다. 그리고 비교적 간단한 블록부호인 해밍부호를 구성부호로 사용하여 다양한 형태의 직렬연접부호와 병렬연접부호에 대한 성능분석을 수행하였다. 모의실험 결과 블록부호에 연판정 복호 알고리즘을사용한 경우는 경판정 복호 알고리즘에 비해 높은 부호화 이득을 가짐을 알 수 있었다. 또한 구성부호로 블록부호를 사용하는 연접부호의 모의실험을 수행한 결과 반복복호함으로써 우수한 성능을 가진 연접부호를 얻을 수 있음을 검증하였다.

• 한국통신학회논문지
• /
• 제29권1A호
• /
• pp.99-106
• /
• 2004

본 논문에서는 DSSS (Direct Sequence Spread Spectrum) 수신기에서 초기동기 탐색에 사용될 수 있는 정합필터에 대해서 연구하였다. 하드웨어기술언어 (HDL)로 표현될 수 있는 단일 데이터 흐름 경로를 갖는 정합필터가 설명되었다. 필터 연산의 처리시간을 개선하기 위해 데이터의 흐름이 이중으로 표현될 수 있도록 식이 정리되고 이와 연관된 하드웨어 모델이 제시되었다. 제안된 모델은 고속 처리를 위해 병렬처리와 파이프라인을 기반으로 하고 일련의 메모리, 곱셈기, 누산기로 구성된 두 개의 데이터 흐름 경로가 평행하게 배열된 구조이다. 제안된 모델에 대해 성능을 분석하였고 단인 데이터 흐름 경로 구조의 정합필터와 비교하였다.

• 한국통신학회논문지
• /
• 제24권8A호
• /
• pp.1245-1251
• /
• 1999

1.25Gb/s 처리용량의 디지털 신호들의 경로를 제어하는 스위치 소자가 COMPASS 툴로 설계되었고 0.8$\mu\textrm{m}$ CMOS 게이트 어레이로 LG 반도체에서 제작되었다. 이 소자는 초고속국가망의 전송노드 역할을 하는 SDH 전송 시스템에서 디지털 종속신호들의 자기복구동작을 가능하게 한다. 본 논문에서 제안한 경로 제어 스위치 소자는 SDH 선형 전송망과 단방향 링과 같은 환형 전송망에도 적용 가능한 구조로 설계되었다. 경로 제어 스위치 소자의 자기복구동작은 스위치내의 데이터 레지스터에 저장된 설정 데이터들을 변경시킴으로 이루어진다. SDH 전송시스템에의 적용시험 결과, 이 소자는 임의의 광선로 장애 시 즉시 복구가 가능함을 보여 주었으며 BER 10-11~10-12 정도로 양호하게 동작됨이 검증되었다. 2개의 동일한 혹은 그 이상의 스위치를 병렬구조로 구성하면 2.5Gb/s 혹은 그 이상의 처리용량도 얻을 수 있다.