• Journal of KIISE:Computer Systems and Theory
• /
• v.26 no.9
• /
• pp.1073-1082
• /
• 1999

본 논문에서는 시스템 내의 프로세서들을 효과적으로 사용하기 위한 적응적 프로세서 할당 정책을 제안한다. 프로그램의 병렬성을 향상시키기 위하여 일반적으로 병렬 처리에 사용될 프로세서 개수를 증가시킨다. 그러나 증가된 프로세서들은 그레인 크기에 변화를 일으키며 이는 캐쉬 성능에 영향을 미친다. 특히 대역이 제한된 공유 버스를 사용하는 시스템에서는 프로세서 개수의 증가는 공유 버스에 대한 접근 경쟁을 크게 증가하므로 버스에서 대기하는 시간이 프로세서 증가에 의한 계산 능력 이득을 상쇄시키는 주요한 원인이 되고 있다. 본 논문에서 제안한 적응적 프로세서 할당 정책은 프로그램이 수행되는 도중에 임의의 기간동안 공유버스에 대기중인 프로세서 분포에 관한 정보를 얻는다. 그리고 이 정보를 바탕으로 프로세서 개수를 변경하는 방법이다. 모의 시험에서 적응적 프로세서 할당 정책은 프로그램들의 버스 트래픽 특성에 따른 최적의 적합한 프로세서 개수를 발견함을 보인다. 그리고 적응적 프로세서 할당 정책은 고정된 프로세서 개수를 사용한 가장 좋은 성능보다는 다소 떨어진 성능을 나타내었으나 시스템의 프로세서 활용성을 높여 효과적 시스템 사용에 기여함을 보인다. Abstract In this paper, the adaptive processor allocation policy is suggested to make effective use of processors in system. To enhance the parallelism, the number of processors used in the parallel computing may be increased. However, increasing the number of processors affects the grain size of the parallel program. Therefore, it affects the cache performance. In particular, when the shared bus is employed, since increasing the number of processors can result in a significant amount of contention to achieve the shared-bus, the increased computing power is offset by the bus waiting time due to these contentions. The adaptive processor allocation policy acquires the information about the distribution of waiting processors on shared bus for any execution period of programs. And it changes the number of processors working in parallel processing during the program's run. Our simulation results show that the adaptive processor allocation policy finds the optimum feasible number of processors based on the bus traffic characteristic of programs. Thus, it contributes to effective system utilization, even though it performs slightly less efficiently than using a fixed number of processors with the best performance.

• Proceedings of the Korean Information Science Society Conference
• /
• 1999.10c
• /
• pp.21-23
• /
• 1999

CPU에게 최상위 우선순위가 할당된 고정 우선순위 버스 프로토콜에서는 CPU와 DMA 컨트롤러의 버스 요구가 충돌할 경우 DMA 전송이 지연된다. 본 논문에서는 CPU와 다수의 DMA 컨트롤러가 시스템 버스를 공유하는 환경에서 DAM I/O 요구의 최악 응답시간을 분석하는 기법을 제안한다. 제안하는 최악 응답시간 분석 기법은 다음의 세단계로 구성되어 있다. 첫 번째 단계에서는 CPU 상에서 수행중인 각 CPU 태스크별로 최악 버스 요구 패턴을 구한다. 두 번째 단계에서는 이들 CPU 태스크의 최악 버스 요구 패턴을 모두 통합해 CPU 전체의 최악 버스 요구 패턴을 구한다. 최종 세 번째 단계에서는 CPU의 최악 버스 요구 패턴으로부터 DMA 컨트롤러의 버스 가용량을 구하고 DMA I/O 요구의 최악 응답시간을 산출한다. 모의 실험을 통해 제안하는 분석 기법일 일반적인 DMA전송량에 대해 20% 오차 범위 이내에서 안전한 응답시간을 산출함을 보였다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2023.11a
• /
• pp.34-36
• /
• 2023

여러 인공지능 서비스의 보급은 초고성능 컴퓨팅 시스템 아키텍처의 변화를 야기하였고 다양한 계산 자원들의 활용이 모색되고 있다. 본 연구에서는 이러한 계산 자원들의 수용을 위해 범용적으로 사용되는 PCIe 버스를 기반으로 시스템 버스 확장 장치를 설계하고 구현하였다. PCIe 4.0 스위치를 기반으로 하는 확장 보드와 어댑터 카드를 개발하였고 GPU를 활용하여 실제 시스템으로의 활용 가능성을 검증하였다.

• Journal of KIISE:Computer Systems and Theory
• /
• v.32 no.11_12
• /
• pp.629-638
• /
• 2005

In the System on a Chip design, the on chip bus is one of the critical factors that decides the overall system performance. Especially, in the case or reusing the IPs such as processors, DSPs and multimedia IPs that requires higher bandwidth, the bandwidth problems of on chip bus are getting more serious. Recently ARM proposes the Multi-Layer AHB BusMatrix that is a highly efficient on chip bus to solve the bandwidth problems. The Multi-Layer AHB BusMatrix allows parallel access paths between multiple masters and slaves in a system. This is achieved by using a more complex interconnection matrix and gives the benefit of increased overall bus bandwidth, and a more flexible system architecture. However, there is one clock cycle delay for each master in existing Multi-Layer AHB BusMatrix whenever the master starts new transactions or changes the slave layers because of the Input Stage and arbitration logic realized with Moore type. In this paper, we improved the existing Multi-Layer AHB BusMatrix architecture to solve the one clock cycle delay problems and to reduce the area overhead of the Input Stage. With the elimination of the Input Stage and some restrictions on the arbitration scheme, we tan take away the one clock cycle delay and reduce the area overhead. Experimental results show that the end time of total bus transaction and the average latency time of improved Multi-Layer AHB BusMatrix are improved by $20\%\;and\;24\%$ respectively. in ease of executing a number of transactions by 4-beat incrementing burst type. Besides the total area and the clock period are reduced by $22\%\;and\;29\%$ respectively, compared with existing Multi-layer AHB BusMatrix.

• Proceedings of the Korean Society of Computer Information Conference
• /
• 2024.01a
• /
• pp.1-4
• /
• 2024

코로나 19(Covide-19)이후 가상과 현실이 융·복합 되어 사회·경제·문학활동과 가치 창출이 가능한 메타버스가 차세대 핵심산업으로 부상하고 있다. 이에 자사 보유 기술, IP(Intellectual Property) 등을 활용하여 메타버스 플랫폼을 구축하고자 하는 기업들이 증가하여 지식재산권을 둔 법적 이슈들이 새롭게 나타나고 있다. 따라서 본 논문에서는 상표권 침해를 보호하기 위하여 딥 러닝 기반 객체 탐지모델인 YOLOv5 모델을 활용한 메타버스 환경에서의 상표권 탐지 시스템을 제안한다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2022.10a
• /
• pp.175-177
• /
• 2022

This paper introduces a system that assists the blind to move to their destination, and compares the performance of 3-types of deep learning network (DNN) used in the system. The system is made up with a smartphone application that finds route from current location to destination using GPS and navigation API and a bus station installation module that recognizes and informs the bus (type and number) being about the board at bus stop using 3-types of DNN and bus information API. To make the module recognize bus number to get on, We adopted faster-RCNN, YOLOv4, YOLOv5s and YOLOv5s showed best performance in accuracy and speed.

• Review of KIISC
• /
• v.32 no.4
• /
• pp.19-32
• /
• 2022

메타버스는 인공지능, 블록체인, 네트워크, 가상 현실, 착용 가능한 기기 등 수많은 현대 기술들이 발전하면서 서로 융합되어 생성된 대규모 디지털 가상화 세계이다. 현재 메타버스 기반 다양한 플랫폼들이 대중화되면서 산업계 및 연구계에서는 메타버스의 발전에 주목하고 있으며, 긍정적인 시장 전망을 예상하고 있다. 하지만, 아직까지 메타버스 세계에서 발생할 수 있는 보안 위협 요소 및 대책에 관한 연구는 상대적으로 부족하다. 메타버스는 새로운 패러다임의 컨텐츠 및 서비스를 제공하고, 기존 IT 환경에서보다 방대하고 예민할 수 있는 사용자의 데이터를 요구하며, 여러 IT 기술들이 결합된 시스템인 만큼 고려해야 할 보안 위협 요소들이 많다. 본 논문에서는 메타버스 아키텍처를 소개하고, 사용자의 이용 환경, 가상 환경 및 디지털 트윈 환경에서 발생할 수 있는 보안 위협 요소들에 대해 제시하면서, 이에 대해 메타버스 서비스 제공자, 사용자 및 관련 제도 관리자들이 고려할 수 있는 대책들에 대해 소개한다.

• Proceedings of the Korean Society of Computer Information Conference
• /
• 2023.07a
• /
• pp.115-116
• /
• 2023

본 연구는 메타버스 플랫폼에서 사용자 간의 커뮤니티 사회성을 형성해 가는 과정에서 성격의 5요인이 미치는 영향에 대하여 살펴보고 상호 간에 유의미한 특성을 살펴보고자 한다. 성격 5요인의 특성으로는 신경성, 외향성, 우호성, 성실성, 개방성의 다섯 가지 요소가 있으며 이는 메타버스 가상공간에서 사용자 간의 통합 및 경쟁, 게임과 같은 시스템을 통하여 사회 형성에 많은 영향을 미칠 것이다. 성격 5요인과 반대적 성격 5요인은 메타버스 사용에서 개인의 성격을 강화하거나 약화시킬 수 있고 사용시간, 참여율, 만족도 면에서도 다른 결과를 보여줄 것이다. 소통을 중요시하는 메타버스에서 사용자의 성격에 따른 섬세한 콘텐츠 제시는 분명 더 나은 콘텐츠로 시장에 경쟁력이 있을 것이다. 본 논문에서는 메타버스의 사용이 개인의 성격에 미치는 영향을 이해하는 데 도움이 될 것이며, 메타버스 내에서 사용자 성격 5요인 성향을 정립하고 이를 통해 차세대 플랫폼 구축 및 개발에 도움이 되고자 한다.

• Proceedings of the Korean Information Science Society Conference
• /
• 1999.10a
• /
• pp.105-107
• /
• 1999

최근 자동차 수의 급속한 증가와 대중 교통의 발달로 인하여 ITS(Intelligent Transportation System)과 같은 지리/교통 안내 시스템의 연구 개발이 활발히 이루어지고 있다. 이러한 시스템의 중요한 기능 중의 하나로 대중 교통의 관리와 안내 서비스가 있다. 특히 우리나라의 경우 아직 많은 사람들이 대중 교통을 이용하고 있고, 대중 교통이 대도시 교통체증의 중요 해결책으로 인식되므로 이러한 기능이 더욱 필요하다. 본 논문에서는 인터넷을 통하여 접근할 수 있는 버스 노선 안내 서비스 시스템을 개발한 경험을 소개한다. 버스 노선 안내 서비스 시스템은 사용자가 접근하기 용이해야 하며 실용적인 서비스 결과를 제공할 수 있어야 한다. 또한 추후 개발되는 여러 ITS 구성 요소들과 유기적으로 결합할 수 있는 상호 운용성이 필요하다. 본 논문에서는 분산 객체 미들웨어의 표준인 CORBA를 이용하여 인터넷을 통한 접근이 용이하고 상호 운용성이 뛰어난 시스템 구조를 제안하였다. 이 시스템의 구조와 스키마는 추후 다른 대중 교통 안내 서비스 시스템과의 연계 혹은 다른 ITS 구성 요소와의 연계에 쉽게 대응할 수 있을 것으로 기대된다.

• Journal of KIISE:Computer Systems and Theory
• /
• v.35 no.11
• /
• pp.527-539
• /
• 2008

This paper presents a performance estimation technique based on queuing analysis for on-chip bus matrix architectures of Multi-Processor System-on-Chips(MPSoCs). Previous works relying on time-consuming simulation are not able to explore the vast design space to cope with increasing time-to-market pressure. The proposed technique gives accurate estimation results while achieving faster estimation time than cycle -accurate simulation by order of magnitude. We consider the followings for the modeling of practical memory subsystem: (1) the service time with the general distribution instead of the exponential distribution and (2) multiple-outstanding transactions to achieve high performance. The experimental results show that the proposed analysis technique has the accuracy of 94% on average and much shorter runtime ($10^5$ times faster at least) compared to simulation for the various examples: the synthetic traces and real-time application, 4-channel DVR.