Analysis of Worst Case DMA Response Time in Fixed-Priority Bus Arbitration Protocol

고정우선순위 버스 프로토콜 환경에서 DMA I/O 요구의 최악 응답시간 분석

  • Hahn, Joo-Sun (Dept. of Computer Engineering, Seoul National University) ;
  • Ha, Rhan (Dept. of Computer Engineering, Hong-Ik University) ;
  • Min, Sang-Lyul (Dept. of Computer Engineering, Seoul National University)
  • 한주선 (서울대학교 컴퓨터공학과) ;
  • 하란 (홍익대학교 컴퓨터공학과) ;
  • 민상렬 (서울대학교 컴퓨터공학과)
  • Published : 1999.10.01

Abstract

CPU에게 최상위 우선순위가 할당된 고정 우선순위 버스 프로토콜에서는 CPU와 DMA 컨트롤러의 버스 요구가 충돌할 경우 DMA 전송이 지연된다. 본 논문에서는 CPU와 다수의 DMA 컨트롤러가 시스템 버스를 공유하는 환경에서 DAM I/O 요구의 최악 응답시간을 분석하는 기법을 제안한다. 제안하는 최악 응답시간 분석 기법은 다음의 세단계로 구성되어 있다. 첫 번째 단계에서는 CPU 상에서 수행중인 각 CPU 태스크별로 최악 버스 요구 패턴을 구한다. 두 번째 단계에서는 이들 CPU 태스크의 최악 버스 요구 패턴을 모두 통합해 CPU 전체의 최악 버스 요구 패턴을 구한다. 최종 세 번째 단계에서는 CPU의 최악 버스 요구 패턴으로부터 DMA 컨트롤러의 버스 가용량을 구하고 DMA I/O 요구의 최악 응답시간을 산출한다. 모의 실험을 통해 제안하는 분석 기법일 일반적인 DMA전송량에 대해 20% 오차 범위 이내에서 안전한 응답시간을 산출함을 보였다.

Keywords