• 발명특허
• /
• v.13 no.9 s.151
• /
• pp.54-57
• /
• 1988

• Proceedings of the KAIS Fall Conference
• /
• 2010.11b
• /
• pp.631-633
• /
• 2010

최근 IT 및 반도체 산업이 발달함에 따라 많은 양의 반도체칩이 생산되어 그에 따른 반도체칩의 검사 요구가 급증하고 있다. 반도체칩의 전기적 특성을 검사하기 위해서는 리노핀을 이용한 탐침방법으로 통전검사를 통해 반도체칩의 이상유무를 판단하는 검사장비를 사용하고 있다. 많은 수의 반도체칩을 검사하기 위해서는 리노핀을 고속으로 구동할 수 있는 액튜에이터가 요구되는 바, 본 논문에서는 PZT 액튜에이터를 이용하여 리노핀을 고속으로 구동시키는 세라믹칩 성능검사용 액튜에이터를 개발했다.

• 발명특허
• /
• v.13 no.7 s.149
• /
• pp.13-13
• /
• 1988

• 발명특허
• /
• v.13 no.8 s.150
• /
• pp.60-63
• /
• 1988

• IE interfaces
• /
• v.10 no.1
• /
• pp.79-93
• /
• 1997

지난 30여 년간 반도체 제조 공정 중 FAB공정에서 칩 수율 모델의 개발과 적용은 반도체생산 계획 및 조업 관리를 위해 반도체 제조사들에게는 중요한 관리 대상이 되어 왔으며 제조업체들은 다양한 수율 모델들을 각 업체의 조건에 맞게 채택, 적용하여 왔다. 집적 기술의 발전은 반도체 칩의 크기에도 변화를 가져와 웨이퍼상의 결점들이 형성하는 클러스터를 설명할 수 있어야 했으며 칩 면적의 증가는 새로운 수율 모델을 개발케 하였다. 본 논문은 반도체 제조 공정에 대한 고찰과 수율 계산에 영향을 미치는 결점의 클러스터 효과 및 결점 크기를 중심으로 하는 치명 확률에 대하여 살펴보고, 포아송 모델에서 파생된 대표적인 칩 수율 모델들에 대한 설명과 칩 면적의 변화에 따른 각 모델별 수율 계산 비교 및 반도체 수율의 이용에 대하여 기술한다.

• Proceedings of the Korean Society Of Semiconductor Equipment Technology
• /
• 2002.11a
• /
• pp.64-68
• /
• 2002

플립칩 공정에서는 반도체 칩과 기판사이의 열팽창계수(CTE : Coefficient of Thermal Expansion)의 차와 외적 충격과 같은 이유로 인해 피로균열(Fatigue crack)이나 치명적인 전기적 결함이 발생하게 된다. 이런 부정적인 요인들로부터 칩을 보호하고 신뢰성을 향상시키기 위해서 플립칩 언더필 공정이 적용되고 있다. 본 연구에서는 기존의 몰딩 공정을 응용한 플립칩 언디필 방법을 소개하였다. 공정 이론과 디바이스를 소개하였으며, 시뮬레이션 및 수식을 통하여 최적의 언더필을 위한 몰더 설계 조건을 구하였다. 그리고 본 연구를 통해 기대되는 공정의 장점을 제시하였다.

• The Science & Technology
• /
• v.34 no.2 s.381
• /
• pp.32-33
• /
• 2001

지난 97년말 설립된 한국과학기술원 뇌과학연구센터는 최근 음성인식 반도체칩을 국내에서는 처음으로 세계에서도 미국과 일본에 이어 세번째 개발에 성공했다. 이번에 개발한 반도체칩은 '화자 독립형'으로, 여러 사람의 음성을 인식할 수 있으며 잡음이 있는 상황에서도 우수한 성능을 나타낸다. 이 연구센터의 연구에 참여하는 인원은 전국에서 박사 1백여명과 석ㆍ박사과정 학생을 포함해 모두 4백25명이나 된다.

• 발명특허
• /
• v.13 no.11 s.153
• /
• pp.48-51
• /
• 1988

• 발명특허
• /
• v.13 no.10 s.152
• /
• pp.56-59
• /
• 1988

• 발명특허
• /
• v.13 no.12 s.154
• /
• pp.50-53
• /
• 1988