• Journal of the Institute of Electronics Engineers of Korea TE
• /
• v.37 no.4
• /
• pp.35-46
• /
• 2000

Semiconductor technology includes from semiconductor materials, design, fabrication, handling of process equipments, reliability test to packaged semiconductor devices. Our departmental curriculum is organized with 2-years/6-quarters system of Ulsan College: the understanding for the fundamental of semiconductor is carried out in the first academic year and the training for the design skill on semiconductor devices will be focused in the second academic year. The main focus is reflected on the worldwide trend on the design engineering of semiconductor devices and considered for the market establishment on design engineers trained by the lab-oriented practice as well as the fundamental of semiconductor technology.

• Proceedings of the Korean Society Of Semiconductor Equipment Technology
• /
• 2003.05a
• /
• pp.51-54
• /
• 2003

반도체 산업의 발전에 따라 생산과정에서의 반도체 소자의 특성을 검사하고, 오류를 검출하는 작업을 효율성 있게 하여 생산성을 향상시키는 것이 더욱 중요시 되고 있다. 이러한 흐름에 맞추어 반도체 test장비에 VFCS(voltage forcing current sensing)와 CFVS(current forcing voltage sensing)를 test 할 수 있게 개발하였다.

• Proceedings of the Korean Society Of Semiconductor Equipment Technology
• /
• 2003.05a
• /
• pp.88-93
• /
• 2003

IC 패키지 기술중 Underfilling 은 칩과 기판사이에 Encapsulant의 표면장력을 이용하여 주입하고 경화시킴으로써 전기적 기계적 보강력을 제공하는 기술로서 시스템 칩의 발전과 함께 차세대 패키징 기술중의 하나이다. 본 연구에서는 기존의 Underfilling 공정을 개선하여 충전시간을 획기적으로 줄일 수 있는 가압식 Underfilling 공정을 이용하여 차세대 반도체 패키징에 적용할 수 있는 가능성을 파악하였다. 이를 위하여 칩과 기판사이에 주입되고 경화되는 Encapsulant의 유동특성을 파악하였다. 가압식 Underfilling기술은 아직까지 상용화되지 않은 미래기술로써 효율적인 몰드 설계를 위하여 Encapsulant 종류에 따라 Gate 위치, Bump Pattern 및 개수, 칩과 기판 사이의 거리, Side Region에 따른 유동특성등의 파악이 중요하다. 본 연구에서는 $DEXTER^{TM}(US)$의 Encapsulant FP4511 을 사용하여 Cavity 내에 Void 를 없앨 수 있는 주입조건을 찾아내고 Underfilling 시간을 감소시킬 수 있는 모사를 진행하였다.

• 발명특허
• /
• v.10 no.5 s.111
• /
• pp.71-71
• /
• 1985

반도체, 컴퓨터, 통신기기 분야에서 최첨단 기술제품의 생산 공급을 통해 그동안 국내 전자산업을 선도해 온 금성반도체(대표 : 구자두)는, 지난해 6월 세계 3번째로 반주문형 초대규모 집적회로(VLSI)인 CMOS게이트 어레이를 개발하여 미국 엘에스아이 로직(LISLOGIC)사와 1억 5천만불의 수출계약을 체결함으로써 국내 최초로 주문형 반도체의 수출시대를 연데이어, 4월 10일 여의도 중심부 신한 빌딩 4층에 100여평 규모의 게이트 어레이 디자인 센터를 개관하여 특수한 반도체를 주문하는 고객이 동 제품의 회로 설계과정에 직접참여할 수 있도록 함으로써 수주활동을 본격화 하는 일대 전기를 마련하였다.

• Annual Conference of KIPS
• /
• 2020.05a
• /
• pp.368-371
• /
• 2020

반도체 제조시설의 효율성을 위해 대부분의 현장에서는 물류 자동화 시스템 (AMHS, Automated Material Handling System)을 도입하여 운영하고 있다. OHT(Overhead Hoist Transfer)는 반도체 공정에서 주로 활용되는 Monorail 컨베이어 형태의 자동 반송 시스템의 일종으로 작업물을 들고 제조라인 위에 설치된 레일을 따라 자율적으로 이동하는 방식으로 운영된다. 도체 물류 시스템의 계층적인 구조적 특징과 고가의 재료를 다루고, 외부유출이 어려운 실제 공정 현장, 실험 환경의 시간, 공간적 구축 등의 현실적 특징 때문에 반도체 제조 공정의 자동화 물류시스템에 대한 모델링 및 시뮬레이션을 통한 연구의 필요성이 대두되고 있다. 본 논문에서는 OHT를 효율적으로 제어하기 위해 DEVS(Discrete Event System Specifications) 형식론을 기반으로 OHT 시스템 모델링 및 시뮬레이션 설계 방법을 제안한다. 이를 위해 반도체 제조 시스템의 전반적인 물류 과정에 대해 분석하고, DEVS 형식론에 대해 연구하며, 이를 바탕으로 반도체 물류 시스템을 위한 모델링 및 시뮬레이션을 설계하였으면, 실험을 통해 제안된 모델리 반도체 물류 시스템 시뮬레이션을 수행할 수 있음을 보인다.

• Annual Conference of KIPS
• /
• 2000.04a
• /
• pp.1089-1094
• /
• 2000

소형 고성능 가전기기를 실현하기 위한 다기능 고집적의 실리콘화에 대응하기 위하여 반도체 업계는 SoC(System On a Chip) 설계, 반도체 지적 재산권인 IP(Intellectual Property)에 관한 연구를 두개의 핵심 연구 항목으로 설정하여 진행되어 왔다. 반도체 레이아웃 이식 자동화 시스템은 설계 재활용(Design Reuse), IP의 실용화와 확산을 위한 핵심 연구 과제 중의 하나로써, Time-To-Market 과 Time-To-Money 를 동시에 가능토록 하는 근간의 기술이 된다. 본 연구는 정확하고 고속의 IP내의 반도체 소자 인식 알고리즘, 그래프를 이용한 제한 조건의 구현과 해석, 향상된 컴팩션(Compaction) 알고리즘의 연구로 말미암아 기존의 연구 결과 대비 평균 20배의 속도 향상과 평균 41%의 메모리만을 사용함으로써 경쟁 기술 대비 월등한 우위를 보이고 있다. 이로써, 대형의 반도체 설계 도면의 처리를 가능하도록 하였으며, 반도체 IP의 응용성(flexibility)을 부여 함으로써, IP의 재활용의 기초 연구와 SoC 설계 확산에 지렛대 역할을 하는 연구가 되리라고 예측한다.

• Proceedings of the Korean Society Of Semiconductor Equipment Technology
• /
• 2005.05a
• /
• pp.116-120
• /
• 2005

부품피더(Parts Feeder)는 부품들을 일정한 정렬형식에 맞게 적정 설정 속도로 공급함을 기본목적으로 하는 공급장치로서 산업현장에서 요구사양에 따라 어떠한 메카니즘으로 구조물을 설계할 것인지를 결정하는 것이 대단히 중요하다. 부품피더의 설계 및 제작은 정렬하고자 하는 부품의 형상, 무게, 정렬자세 및 공급속도에 따라 설계자 및 제조사마다 여러 가지 패턴의 메커니즘으로 제작될 수 있다. 본 논문에서는 실린더형의 특정 부품을 수직으로 정렬하는 부품피더의 정렬부 구조를 중심으로 실제 설계 및 제작을 수행한 과정 및 결과를 기술하였다.

• 전기의세계
• /
• v.34 no.12
• /
• pp.741-745
• /
• 1985

한국은 부족한 기술 축적에도 불구하고 지난 수년간, VLSI가공기술에 괄목할 만한 발전을 보여 이대로의 추세라면 가까운 미래에 세계의 수준에 오를 수 있을 것이다. 이를 위해서는 정부와 기업의 과감한 투자와 기술 방향의 설정이 잘 이루어져야 할 것이다. 즉, 기술의 고급화와 반도체 생산의 자동화가 그것이다. 그리고 이들을 주도 할수 있는 고급인력의 양성을 위한 대학의 역할 및 산학협동의 중용성도 강조되어야 겠다. 그리고 부언할 점은, 전체적인 반도체 기술의 발전을 위하여 미세가공기술만이 아니라 설계기술과 CAD등의 발전, 그리고 Discrete소자도 같이 포함되어야 한다는 것이다.

• Proceedings of the KAIS Fall Conference
• /
• 2002.05a
• /
• pp.127-129
• /
• 2002

본 연구는 반도체 및 LCD Photo 공정에서 발생되는 폐액의 재자원화를 위한 공정설계 data와 재자원화 기술의 성능향상을 위한 기초 자료를 제공하는데 있다. 재자원화 증류탑의 설계를 위한 공정모사를 통하여 공정폐액 재자원화의 최적조건을 설계할 수 있는 기초자료를 제안하였다.

• Venture DIGEST
• /
• s.90
• /
• pp.8-9
• /
• 2006

국내 주요 팹리스 반도체 기업들이 올해도 성장을 거듭하며 한국 반도체 업계의 희망이 되고 있다. 자체 생산설비 없어도 반도체 설계 기술력만으로 성공적인 성과를 내며 새로운 사업모델을 정착시키고 있는 팰리스 업체들. 2006년 1월, 팹리스 산업 동향을 살펴봤다.