• 제목/요약/키워드: 모듈 셀

검색결과 210건 처리시간 0.026초

Rijndael 알고리즘을 이용한 물리 계층 ATM 셀 보안 기법 (ATM Cell Encipherment Method using Rijndael Algorithm in Physical Layer)

  • 임성렬;정기동
    • 정보처리학회논문지C
    • /
    • 제13C권1호
    • /
    • pp.83-94
    • /
    • 2006
  • 본 논문에서는 미국 NIST에서 차세대 암호화 알고리즘으로 채택한 Rijndeal 알고리즘을 적용한 물리 계층 ATM 셀 보안 기법에 관한 것이다. ATM 셀 보안 기법을 기술하기 위해 물리 계층에서의 데이터 암호화 시의 표준 ISO 9160을 만족하는 데이터 보안 장치를 하드웨어로 구현하여 STM-1급(155.52Mbps) 의 ATM 망에서 암호화/복호화 과정을 검증하였다. 기존의 DES 알고리즘이 블럭 및 키 길이가 64 비트이므로 대용량 데이터 처리가 어렵고 암호화 강도가 취약함에 비해, Rijneal 알고리즘은 블럭 크기가 128 비트이며 키 길이는 128, 192, 256 비트 중 선택 가능해 시스템에 적용 시 유연성을 높일 수 있고 고속 데이터 처리 시에 유리하다. 물리 계층 ATM 셀 데이터의 실시간 처리를 위해 Rijndael 알고리즘을 FPGA로 구현한 소자를 사용하여 직렬로 입력되는 UNI(User Network Interface) 셀을 순환 여유 검사 방법을 이용하여 셀의 경계를 판별하고 셀이 사용자 셀인 경우, 목적지의 주소값 등 제어 데이터를 지니고 있는 헤더 부분을 분리한 48 옥텟의 페이로드를 병렬로 변환, 16 옥텟(128 비트) 단위로 3 개의 암호화 모듈에 각각 전달하여 암호화 과정을 마친 후 버퍼에 저장해 둔 헤더를 첨가하여 셀로 재구성하여 전송하여 준다. 수신단에서 복호화 시에는 페이로드 종류를 판별하여, 사용자 셀인 경우에는 셀의 경계를 판별한 다음 페이로드를 128 비트 단위로 3 개의 암호화 모듈에 각각 전달하여 복호화하며, 유지 보수 셀인 경우에는 복호화 과정을 거치지 않는다. 본 논문에 적용한 Rijndael 암호화 소자는 변형된 암복호화 과정을 적용하여 제작된 소자로 기존에 발표된 소자에 비해 비슷한 성능을 지니면서 면적 대 성능비가 우수한 소자를 사용하였다.ochlorococcus의 수층별 평균 풍도의 수직분포는 표면 혼합층에서 유사한 수준을 보이다 이심에서 급격한 감소를 나타냈다. 그러나 TSWP에선 풍도의 급격한 감소가 나타나지 많고 100 m 수심까지 높은 풍도를 나타냈다. Picoeukaryotes는 C-ECS에서 100 m까지 유사한 수준의 풍도를 보였으며, 동해의 $20\sim30\;m$ 수심에선 최대 풍도층이 나타났다.특별한 영향을 미치지 않는 것으로 나타났다. 동일 환자들의 골상태의 변화관찰과 신질환 관련 골감소의 요인을 밝혀내기 위한 추가적인 연구가 필요할 것으로 사료된다. 정확한 진단 및 동반된 질환을 감별하기 위한 노력이 필요하다.심되나 X-ray VCUG로 발견되지 않은 경우에는 RI VCUG를 꼭 시행하는 것이 방광요관역류의 정확한 진단을 하는데 도움이 된다..25% sodium 식이 enalapril군에서 사구체여과율이 증가됨을 관찰할 수 있었다. 4) 신절제술후 남아 있는 신조직무게를 비교하여 보면 24주째 0.25% sodium 식이군, 0.25% sodium 식이 enalapril군, 0.25% sodium 식이 nicardipine군에서 16주째 0.49% sodium 식이군, 0.49% sodium 식이 enalapril군, 0.49% sodium 식이 nicardipine 군보다 의의있게 신조직무게가 증가됨을 관찰할 수 없었다. 5) 0.25% sodium 식이군은 0.49% sodium 식이군과 비교하여 MES의 현저한 감소를 보였고 (0.25% sodium식이군: 12주; $1.97{\pm}0.02$, 24주; $2.06{\pm}0.03$ vs. 0.49% sodium 식이군: 12주; $2.29{\pm}0.09$, 16주; $2.55{\pm}0.

System Packet Interfae Level 4 Phase 2의 수신부 설계 (Design for Receive Unit of System Packet Interface Level 4 Phase 2)

  • 박노식;손승일;이범철
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2004년도 춘계종합학술대회
    • /
    • pp.642-646
    • /
    • 2004
  • 시스템 패킷 인터페이스 4레벨 2단계(System Packet Interface Leve1 4 Phase 2)는 10Gbps 이더넷 응용뿐만 아니라, OC-192 대역폭의 ATM 및 POS를 통한 패킷 또는 셀 전송을 위한 물리계층과 링크계층 소자간의 인터페이스이다. 본 논문에서는 시스템 패킷 인터페이스 4레벨 2단계(SPI-4.2)에 대한 연구와 C언어를 이용한 성능평가를 토대로 모듈을 VHDL언어를 이용하여 설계하였다. 성능평가시 확인된 짧은 패킷이 유입되었을 때 PCW와 다음 PCW의 거리를 16바이트 이상을 유지하기 위해 ICW가 삽입되어 많은 오버헤드를 발생시켰다. 작은 패킷이 유입되었을 때 오버헤드를 최소화하기 위해 ICW생성을 최대한 제한하게 설계하여 짧은 패킷 유입시의 오버헤드를 감소하는 SPI-4.2 인터페이스 수신부 모듈을 설계하였다. 설계한 모듈은 라인당 720Mbps를 지원하여 총 대역폭이 11.52Gb/s의 전송률을 나타내어 더욱 안정적으로 패킷을 인터페이스 할 수 있다. XilinxISE 5.1i 툴을 이용하여 VHDL언어로 설계하였고, Model_SIM 5.6a를 이용하여 시뮬레이션 하였다. SPI-4.2 인터페이스 모듈은 기가비트/테라비트 라우터, 광학 크로스바 스위치 및 SONET/SDH 기반의 수신 시스템에서 라인카드로 사용할 경우 적합할 것으로 사료된다.

  • PDF

Network RTK 항체의 불연속 위치 결정 개선을 위한 기준국 셀간 미지정수 차이 조정 연구 (Study on the Ambiguity Difference Adjustment between Reference Station Cells for the Improvement in Rover's Continuous Network-RTK Positioning)

  • 박병운;송준솔;기창돈
    • 한국항행학회논문지
    • /
    • 제16권4호
    • /
    • pp.619-626
    • /
    • 2012
  • 단방향 Network RTK 방식은 최근 높아진 항체의 요구 정확도와 이동성을 동시에 충족할 수 있는 방식으로 고려되고 있다. 항체에 단방향 Network RTK 방식의 보정정보를 적용할 경우, 광역에서의 연속 항법을 위하여 다중 셀 기반의 Network RTK 방식이 필수적이다. 이 경우, 사용자가 셀 간 이동시 보정정보 생성에 사용되는 기준국 조합이 바뀌므로 보정정보의 불연속 값이 발생하는데, RTK 위치 결정을 위한 이중차분으로도 제거되지 않아 수평 13cm, 수직 48cm 수준의 오차가 야기됨을 확인하였다. 이러한 불연속 점을 해소하기 위하여 본 논문에서는 이종 셀 간 동일한 주(Master) 기준국을 사용하는 방안, 복수의 보정정보 수신 모듈을 설치하여 기존 위치를 기준으로 새로운 보정정보를 조정하는 방안, 이종 네트워크 간 미지정수 차이를 조정하는 세 가지 방법을 제시하였다. 세 방법 모두 셀 간 이동으로 인한 불연속 값을 효과적으로 제거되어 측정치의 1/4파장, 3cm수준으로 위치 오차가 감소함이 확인되었으나, 기준국 셀의 확장성, 사용자 장비 부담 경감 등을 고려할 때 셀간 미지정수를 조정하는 방식이 가장 바람직하다.

전 영역 운전을 위한 모듈형 멀티레벨 컨버터 제어 알고리즘 (Control of the Modular Multilevel Converter for Overall Frequency Operation)

  • 정재정;이학준;설승기
    • 전력전자학회:학술대회논문집
    • /
    • 전력전자학회 2012년도 추계학술대회 논문집
    • /
    • pp.197-198
    • /
    • 2012
  • 본 논문에서는 Modular Multilevel Converter(MMC)의 전 영역 운전을 위한 제어 알고리즘을 제안한다. 이론적으로, MMC 시스템에서 셀 캐패시터 전압 맥동은 출력 주파수에 반비례하고 출력 전류에 비례한다. 따라서 교류 전동기의 기동 토크 인가 또는 저속 운전 시에 각 셀 캐패시터의 전압 맥동이 과도하게 커져 시스템 동작이 불가능하다는 단점이 존재한다. 본 논문에서는 이를 극복하기 위한 방법을 제안하고 실험을 통해 그 유효성을 살펴보도록 한다.

  • PDF

SOA 게이트와 광 궤환 루프를 이용한 광 셀 압축기 및 역압축기 (The Optical Cell Compressor and Decompressor using SOA Gates and Optical Feedback Loops)

  • 김광수
    • 한국통신학회논문지
    • /
    • 제25권10B호
    • /
    • pp.1722-1731
    • /
    • 2000
  • 본 논문에서는 TDM 및 TDM/WDM 혼합형 광 ATM 스위치 구조에서 핵심 기능모듈인 광 셀 압축기와 역압축기를 새로이 제안하였다. 제안된 구조는 압축 및 역압축시 SOA 게이트와 광 궤환루프를 적용함으로써 구현을 위한 하드웨어를 줄였으며, 소수의 단을 직렬연결시 대용량의 광 펄스열을 압축 및 역압축할 수 있다. 제안된 광셀 압축기 구조를 이용한 4비트 단위 광 펄스 압축실험을 통해 시스템 적용을 구체화하였다.

  • PDF

PERC 태양전지 모듈의 출력저하 방지를 위한 모스아이(Moth-eye) 광학필름 연구 (A Study of Moth-eye Nano Structure Embedded Optical Film with Mitigated Output Power Loss in PERC Photovoltaic Modules)

  • 오경석;박지원;최진영;천성일
    • 마이크로전자및패키징학회지
    • /
    • 제27권4호
    • /
    • pp.55-60
    • /
    • 2020
  • 태양광 발전소에 설치된PERC 태양광 모듈 스트링-어레이는 고전압의 전위차로 인해 여전히 potential-induced degradation(PID) 열화 현상이 여전히 보고되고 있다. 이는 태양전지 모듈 커버글라스의 Na+ 이온이 태양전지 봉지재(EVA)를 투과하여 셀 표면으로 전이되고 결함이 많이 분포되어 있는 ARC(SiOx/SiNx) 계면에 양전하가 축적됨으로써 shunt-Resistance(Rsh)가 감소되고 누설전류량이 증가되어 태양전지 출력이 저하되는 현상이다. 본 연구에서는 이를 방지하기 위해 나노임프린트 리소그래피(nano-imprint lithography, NIL) 방식을 이용하여 모스아이(Moth-eye) 나노 구조를 광학 필름 후면에 증착 하였고, 이를 커버글라스와 EVA 사이에 삽입하여 태양광 미니 모듈을 구성하였다. PID 열화 현상을 확인하기 위해 IEC 62804-1 규격에 기반한 셀 단위 PID 열화가속시험을 진행하였고, Light I-V, Dark I-V 분석을 통해 출력(Pmax), 효율(Efficiency), 병렬 저항(shunt resistance)을 확인하였다. 그 결과 기존의 태양전지는 초기 효율 19.76%에서 6.3% 감소하였으나 모스아이 나노 구조 광학 필름(Moth-eye film)이 적용된 태양전지는 0.6% 만 감소하여 PID 열화 현상이 방지되는 것을 확인하였고, 모스아이 나노구조를 통해 투과도가 4% 향상되어 미니 모듈 출력이 2.5% 향상되었다.

하프ㆍ풀-브리지 셀을 이용한 독립형 태양광 멀티레벨 인버터 (Half and Full-Bridge Cell based Stand-Alone Photovoltaic Multi-Level Inverter)

  • 강필순;오석규;박성준;김장목;김철우
    • 전력전자학회논문지
    • /
    • 제9권5호
    • /
    • pp.438-447
    • /
    • 2004
  • 본 논문에서는 하프ㆍ풀-브리지 셀을 이용하는 새로운 멀티레벨 인버터를 제안하고 독립형 태양광 인버터로서의 가능성을 평가한다. 기본 회로 구조는 기존의 11-레벨형 PWM 인버터에 기초하며 세 개의 풀-브리지 모듈 중 하나의 모듈을 하프-브리지 구조로 대체한다. 이 간단한 회로 구조의 변경으로 제안된 멀티레벨 인버터는 세 가지의 장점을 가지게 된다. 첫째, 출력 전압 레벨 수의 증가를 통해 보다 정현적인 출력 전압 파형을 형성 시킬 수 있다. 둘째, 풀-브리지 모듈 대신 하프-브리지 셀을 이용하므로 두 개의 전력 스위치를 줄일 수 있다. 셋째, 쵸핑용으로 이용되는 인버터와 결합된 변압기에 의해 부하로 전달되는 전력량을 저감 시킬 수 있어 전체 효율 개선에 유리하다. 즉, 대부분의 전력은 저주파 스위칭 동작으로 기본 출력전압을 형성하는 인버터와 이와 결합된 변압기에 의해 부하단으로 전달되고, 고주파 스위칭을 하는 쵸핑용 인버터와 이와 결합된 변압기를 통한 출력은 최종 출력전압을 보다 정현화 하기 위한 목적으로 사용되도록 한다. 기존의 11-레벨형 PWM 인버터와 비교를 통해 제안하는 인버터를 평가하고, 컴퓨터 시뮬레이션 및 실험 결과를 통해 독립형 태양광 인버터로서의 가능성을 입증한다.

유연 InGaP/GaAs 2중 접합 태양전지 모듈의 신뢰성 확보를 위한 실험 및 수치 해석 연구 (Reliability Assessment of Flexible InGaP/GaAs Double-Junction Solar Module Using Experimental and Numerical Analysis)

  • 김영일;;좌성훈
    • 마이크로전자및패키징학회지
    • /
    • 제26권4호
    • /
    • pp.75-82
    • /
    • 2019
  • 유연 태양 전지는 최근 휴대용 배터리, 웨어러블 소자, 로봇, 드론 및 비행기와 같은 광범위한 응용 분야로 인해 큰 주목을 받고 있다. 특히, 고효율 및 높은 신뢰성을 갖는 유연 실리콘 및 화합물 반도체 태양 전지의 요구가 계속 증가하고 있다. 본 연구에서는 유연 InGaP/GaAs 2중 접합 태양전지 모듈을 개발하였다. 특히 제작된 유연 태양전지 모듈의 신뢰성을 확보하기 위하여, 풍속 및 주위 온도가 태양 전지 작동 온도에 미치는 영향을 수치해석으로 분석하였다. 3종류의 풍속(0 m/s, 2.5 m/s 및 5 m/s) 및 2종류의 주변 온도 조건(25℃ 및 33℃)에 대하여 태양 전지 모듈의 온도 분포를 해석하였다. 유연 태양전지 모듈의 유연성은 굽힘 시험 및 굽힘 수치해석을 통하여 평가하였다. 25℃ 온도조건에서 풍속이 0 m/s 일 때, 태양 전지 셀의 최대 온도는 149.7℃이다. 풍속이 2.5 m/s로 증가되었을 경우, 태양 전지의 온도는 66.2℃로 크게 감소되었다. 또한 풍속이 5 m/s 인 경우, 태양 전지의 온도는 48.3℃로 급격히 감소함을 알 수 있었다. 주변 온도 또한 태양 전지의 작동 온도에 영향을 미친다. 2.5 m/s의 풍속에서 주변 온도가 33℃로 증가할 경우, 태양 전지의 온도는 74.2℃로 약간 증가하였다. 따라서 태양 전지 셀의 온도에 영향을 미치는 가장 중요한 인자는 풍속으로 인한 열 방출 효과임을 알 수 있었다. 또한 태양 전지의 최대 온도는 사용된 소재들의 유리 전이 온도보다 낮기 때문에, 열 변형 및 모듈의 열화 가능성은 매우 낮을 것으로 예측된다. 제작된 태양전지 모듈은 굽힘 반경 7 mm까지 굽힐 수 있어 비교적 우수한 유연성을 갖고 있었다. 또한 향후 neutral plane 해석을 통하여 태양전지 셀을 neutral plane에 위치시키면 유연성이 크게 증가할 것으로 예측된다.

$AB^2$ 세미시스톨릭 곱셈기 ($AB^2$ Semi-systolic Multiplier)

  • 이형목;김현성;전준철;유기영
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 2002년도 봄 학술발표논문집 Vol.29 No.1 (A)
    • /
    • pp.892-894
    • /
    • 2002
  • 본 논문은 유한 체 GF(/2 sup m/)상에서 A$B^2$연산을 위해 AOP(All One Polynomial)에 기반한 새로운 MSB(Most Significant bit) 유선 알고리즘을 제시하고, 제시한 알고리즘에 기반하여 병렬 입출력 세미시스톨릭 구조를 제안한다. 제안된 구조는 표준기저(standard basis)에 기반하고 모듈라(modoular) 연산을 위해 다항식의 계수가 모두 1인 m차의 기약다항식 AOP를 사용한다. 제안된 구조에서 AND와 XOR게이트의 딜레이(deray)를 각각 /D sub AND$_2$/와/D sub XOR$_2$/라 하면 각 셀 당 임계경로는 /D sub AND$_2$+D sub XOR/이고 지연시간은 m+1이다. 제안된 구조는 기존의 구조보다 임계경로와 지연시간 면에서 보다 효율적이다. 또한 구조 자체가 정규성, 모듈성, 병렬성을 가지기 때문에 VLSI 구현에 효율적이다. 더욱이 제안된 구조는 유한 체상에서 지수 연산을 필요로 하는 Diffie-Hellman 키 교환 방식, 디지털 서명 알고리즘 및 EIGamal 암호화 방식과 같은 알고리즘을 위한 기본 구조로 사용할 수 있다. 이러한 알고리즘을 응용해서 타원 곡선(elliptic curve)에 기초한 암호화 시스템(Cryptosystem)의 구현에 사용될 수 있다.

  • PDF

모듈 분할 방식에 의한 조합 다치 논리 회로 구성이론 (A Construction Theory of Combinational Multiple Valued Circuits by Modular Decomposition)

  • 강성수;이주형;김흥수
    • 한국통신학회논문지
    • /
    • 제14권5호
    • /
    • pp.503-510
    • /
    • 1989
  • 본 논문에서는 조합 다치논리 회로를 구성하는 이론을 제시하였다. 먼저 조합 다치논리 회로구성은 입력되는 변수를 기준으로 하여 셀을 구성한 후 이를 확장하여 일반적인 경우에 까지 적용하도록 하였으므로 구성절차가 단순하고 규칙적이다. 본 논문에서 제시한 다치논리 회로구성이론은 규칙성, 간단성, 모듈성의 특징을 가지며, 특히 다치논리 회로에 입력되는 변수가 증가되는 경우 다치논리 회로 구성은 확장성을 갖는다.

  • PDF