• 한국정보보호학회:학술대회논문집
• /
• 한국정보보호학회 1996년도 종합학술발표회논문집
• /
• pp.160-164
• /
• 1996

Montgomery 알고리듬은 모듈라 연산을 고속으로 수행하는 방법이다. 그러나 이는 연산할 수를 n-residue로 변환하는 전처리 단계가 필요하다. 이러한 residue 변환에 필요한 오버헤드로 인해 한번의 곱셈에는 비효율적이다. 본 논문에서는 Montgomery 알고리듬을 사용하여 한번의 곱셈을 효율적으로 수행하는 방법을 제안한다.

• 한국통신학회논문지
• /
• 제25권8B호
• /
• pp.1460-1468
• /
• 2000

본 논문에서는 고정소수점 DSP인 TMS320C6201을 이용하여 MPEG-1 Layer III 오디오 디코더를 실시간으로 동작하도록 구현하였다 음질의 손실 없이 부동소수점 연산을 고정소수점 연산으로 변환하였으며 적은 메모리를 사용하여 동작하도록 소스프로그램을 최적화하였다 특히 연산의 정확성을 위해서 Descaling 모듈에서 중점적으로 부동소수점 연산을 고정소수점 연산으로 변환하여UT고 연산량과 프로그램 크기를 줄이기 위해서 IMDCT 모듈과 Synthesis Polyphase Filter Bank 모듈에 대해서 최적화 작업을 수행하였다 그 결과 구현된 디코더는 TMS320C6201 DSP가 수행할 수 있는 최대 연산량의 26% 만으로 실시간 동작이 가능하여UT으며 사용된 프로그램 ROM의 크기는 3.13 kWord 데이터 RAM의 크기는 9.94 kWord 이었다 부동소수점 프로그램의 최종 출력 PCM값과 구현된 고정소수점 연산의 최종 출력 PCM값을 비교하여 60 dB 이상의 높은 SNR를 가짐을 확인함으로써 고정소수점 연산의 정확성을 검증하였다. 또한 EVM 보드에서 사운드 입출력과 호스트(PC) 통신을 이용하여 실시간으로 동작함을 확인하였다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2015년도 하계학술대회
• /
• pp.552-554
• /
• 2015

본 논문은 AVX2 (Advanced Vector eXtension 2) 명령어 집합을 이용하여 HEVC (High Efficiency Video Coding) 복호화기의 역-변환 모듈을 고속화하는 방법을 제안한다. AVX2 명령어 집합은 256 비트 레지스터를 사용하여 다수의 데이터를 한번의 명령을 통해 병렬적으로 연산할 수 있으며 반복적인 산술 연산 혹은 논리 연산 구조에서 효율적이다. 제안하는 방법은 AVX2 명령어 집합을 이용하여 $8{\times}8{\sim}32{\times}32$ 크기의 TU (Transform Unit) 단위로 수행되는 역-변환 연산을 행렬의 곱 형태로 연산하여 고속화하였다. 실험 결과 AVX2 명령어 집합을 이용한 역-변환 연산은 Chen 알고리즘에 비해 평균 51% 속도 향상을 보였으며 SSE (Streaming SIMD Extension) 명령어 집합을 이용한 연산에 비해 평균 20%의 속도 향상 결과를 얻을 수 있었다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2012년도 한국컴퓨터종합학술대회논문집 Vol.39 No.1(B)
• /
• pp.247-249
• /
• 2012

본 연구에서는 MATLAB Simulink/Stateflow 기반으로 만든 모델의 transition의 condition을 미리 연산하고, 이를 바탕으로 모델을 최적화하는 모듈을 제안하고 이를 구현하였다. 구현한 모듈은 stateflow 내부의 transition condition의 label string을 이진트리로 구성하고, True/False를 판단한다. 그리고 condition의 True/False 판단 결과를 통해 모델의 최적화 과정을 수행한다. 제안하는 모듈을 이용하여 간단한 예시모델의 수정 과정을 보이고 테스트 커버리지가 향상되는 것을 검증하였다.

• 전자공학회논문지SC
• /
• 제41권5호
• /
• pp.29-36
• /
• 2004

본 논문에서는 m차 trinomial을 적용한 새로운 GF(2m)상의 승산기법과 그 구현회로를 제안하였다. 제안한 연산기법들을 각각 MR, PP 및 MS라 명칭한 연산모듈로 구현하였고, 이들을 조직화하여 새로운 GF(2/sup m/) 병렬 승산회로를 구성하였다. 제안된 GF(2/sup m/) 승산기의 회로복잡도는 ㎡ 2-입력 AND게이트와 ㎡-1 2-입력 XOR게이트이며, 연산에 소요되는 지연시간은 T/sub A/+(1+[log₂/sup m/])T/sub x/이다. 제안된 연산기의 시스템 복잡도와 구성상의 특징을 타 연산기들과 비교하였고, 그 결과를 표로 정리하여 보였다. 제안된 승산기는 정규화된 모듈구조와 확장성을 가지므로 VLSI 구현에 적합하며, 타 연산회로로의 응용이 용이하다.

• 전기전자학회논문지
• /
• 제24권4호
• /
• pp.961-968
• /
• 2020

타원곡선 암호에 필수적으로 사용되는 모듈러 곱셈의 고성능 하드웨어 설계에 대해 기술한다. 본 논문의 모듈러 곱셈기는 NIST FIPS 186-2에 정의된 소수체 상의 5가지 체 크기(192, 224, 256, 384, 521 비트)의 모듈러 곱셈을 지원하며, 정수 곱셈과 축약의 두 단계 과정으로 모듈러 곱셈을 연산한다. 고속 정수 곱셈을 위해 카라추바-오프만 곱셈 알고리듬이 사용되었고, 축약 연산을 위해 Lazy 축약 알고리듬이 사용되었다. 또한, Lazy 축약에 포함된 나눗셈 연산을 위해 Nikhilam 나눗셈 알고리듬이 사용되었으며, 나눗셈 연산은 주어진 모듈러 값에 대해 처음 한 번만 연산되고, 모듈로 값이 고정된 상태로 연속적인 모듈러 곱셈이 수행되는 경우에는 나눗셈을 거치지 않도록 하였다. 설계된 모듈러 곱셈기는 32 MHz의 클록 주파수로 동작하는 경우에 초당 640만번의 모듈러 곱셈을 연산할 수 있는 것으로 평가되었으며, 180-nm CMOS 셀 라이브러리로 합성한 결과, 67 MHz의 클록 주파수로 동작이 가능하며, 456,400 등가 게이트로 구현되었다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2014년도 춘계학술발표대회
• /
• pp.660-663
• /
• 2014

스마트폰의 등장과 스마트폰의 기능을 풍부하게 만드는 앱이 제공됨에 따라 우리는 유용한 기능을 일상 생활에서 매우 쉽게 사용할 수 있게 되었다. 이러한 앱은 대부분 SQLite 라는 단순한 DBMS 를 통해 데이터를 저장하고 관리한다. 하지만 SQLite 는 임베디드 장치의 DBMS 라는 초기 목표를 위해, 그리고 특허 등의 라이선스 문제로 인해 다소 단순한 시스템으로 설계 되었다. 하지만 처음 목표 했던 임베디드 시스템에 비해 스마트폰의 높은 성능에서는 SQLite 의 단순한 구조가 오히려 성능저하를 일으킨다. 사용자경험의 증가를 위해 SQLite 의 성능을 향상시키는 연구가 필요하며, 이를 위해 SQLite 의 질의 성능을 분석하는 연구가 필요하다. 본 논문에서는 SELECT, DELETE, INSERT, UPDATE 등의 단순 질의의 성능을 실제 스마트폰에서 측정하고, 이를 CPU 연산과 I/O 연산으로 나누어 분석한다. 이러한 분석결과 SQLite 의 SELECT 질의는 CPU 연산에 큰 영향을 받으며 읽기연산은 리눅스 커널에서 제공하는 기능으로 인해 높은 성능을보인다. 다른 질의의 경우 쓰기연산이 포함되어 있으며 전체 질의처리시간에서 80% 에서 95% 정도가 쓰기연산 시간이다. 따라서 효율적인 CPU 연산을 통해 CPU 연산시간을 줄이고 리커버리 시스템과 같은 쓰기연산에 영향을 미치는 모듈에 대한 연구가 필요하다.

• 한국정보과학회논문지:소프트웨어및응용
• /
• 제27권8호
• /
• pp.902-911
• /
• 2000

언어의 의미정의모듈은 서로 밀접하게 관련 있는 개념과 연산의 의미구조를 모아 놓은 집합이다. 이 논문은 액션 의미표기법으로 의미정의모듈을 구성하고 확장하는 방법을 제시한다. 표현중심언어 핵심 모듈을 먼저 정의하고, 바인딩, 블록구조, 파라미터, 고차 표현식(함수)에 대한 확장 모듈을 정의한다. 그리고 의미의 획일성과 직교성이 보장되도록 의미정의 모듈들을 합성하면 더 복잡한 언어를 구축할 수 있음을 보인다.

• 한국정보보호학회:학술대회논문집
• /
• 한국정보보호학회 2001년도 종합학술발표회논문집
• /
• pp.302-305
• /
• 2001

본 논문에서는 셀룰러 오토마타를 이용하여, GF(2$^{m}$ )상에서 A$B^2$ 연산을 m 클럭 사이클만에 처리할 수 있는 새로운 연산기를 설계하였다. 이는 대부분의 공개키 암호화 시스템에서의 기본 연산인 유한 필드 상의 모듈러 지수(modular exponetiation) 연산기 설계에 효율적으로 이용될 수 있다. 또한 셀룰러 오토마타는 간단하고도 규칙적이며, 모듈화 하기 쉽고 계층화 하기 쉬운 구조이므로 VLSI 구현에도 효율적으로 활용될 수 있다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2002년도 추계학술발표논문집 (중)
• /
• pp.995-998
• /
• 2002

여러 내장형 시스템에 탑재되는 암호모듈의 구현에 있어, 공개키 알고리즘을 위한 ECC 연산의 지연시간을 단축시키기 위해 유한체 연산은 하드웨어로 구현되는 경우가 많다. 그 중에서도 역원 연산은 지연시간 및 전력 소모, 또한 회로 면적에 있어 가장 주요한 부분을 차지하기 때문에 보다 효율적으로 구현하는 것이 필요하다. 본 논문에서 우리는 효율적인 역원 연산, 즉 작은 회로의 역원기를 위한 하드웨어의 구조를 제안한다. 실험에서, 우리가 구현한 구조는 기존에 주로 쓰이는 Modified Inverse Algorithm의 구현에 비해 비슷한 지연시간을 가지면서 회로 면적에 있어 큰 감소를 보이며 이는 스마트 카드 뿐 아니라 여러 mobile 내장형 시스템에 광범위하게 쓰일 수 있다.