• 대한전자공학회논문지SD
• /
• 제43권1호
• /
• pp.79-84
• /
• 2006

본 논문에서는 저전력 휴대 멀티미디어 SoC를 위한 새로운 H.264 디블록킹 필터를 제안하였다. H.264 디블록킹 필터는 처리되는 화소값의 차이가 어떤 특정 조건을 만족하면 필터링의 일부 또는 전부를 수행하지 않아도 된다. 더욱이 양자화 계수값이 16 미만일 때에는 필터링 전체를 수행하지 않아도 된다. 이러한 특성을 이용하면 동작중에 디블록킹 필터 전체 또는 일부분을 가동 중단시킴으로서 전력 소모를 크게 줄일 수 있다. 제안하는 디블록킹 필터는 간단한 제어 회로를 사용하여 블록의 일부 또는 전부를 가동 중단시킬 수 있으며, 단일 하드웨어로 수평방향 필터링과 수직방향 필터링을 동시에 수행할 수 있다. 제안하는 저전력 디블록킹 필터는 $0.35{\mu}m$ 표준 셀 라이브러리 공정을 사용하여 실리콘 칩으로 구현되었다. 게이트 수는 약 20,000 게이트, 최대 동작 주파수는 108MHz, 최대 처리능력은 CCIR601 형식에서 30 frame/s이다.

• 대한전자공학회논문지SD
• /
• 제42권2호
• /
• pp.89-96
• /
• 2005

본 논문은 ATM 망에서 멀티미디어 데이터 서비스를 지원하기 위한 가입자단 플랫폼을 제안한다. AAL2 프로토콜, 스케줄러 알고리듬 등이 별도의 AAL2 프로세서로 설계되어 제안된 플랫폼은 AAL/ATM 관련 기능이 소프트웨어로 처리되던 기존 플랫폼에 비해 호스트 프로세서의 부하를 크게 줄일 수 있으며 ATM망을 통한 멀티미디어 데이터의 실시간 처리가 용이하게 하였다. 2중 타임 슬롯 링 구조를 적용한 ATS(Adaptive Time Slot) 스케쥴러는 VBR-rt, UBR, CBR 트래픽의 데이터 스케쥴링을 위한 효과적이고 간단한 방안을 제공한다 음성 압축 및 처리를 위하여 TI의 TMS320C5402 DSP를 적용하였고 AAL2 프로세서는 0.35 마이크론 공정에서 칩으로 제작되었다. VoDSL(Voice over DSL) 서비스를 위한 프로토콜을 구현하여 가입자 단말을 설계 제작하고 시험망에서 실험을 해 본 결과 $97\%$이상의 통화 성공율과 안정된 음성 서비스를 보장할 수 있음을 알 수 있다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2004년도 정기총회 및 학술대회
• /
• pp.299-302
• /
• 2004

본 논문은 OCP(Open Core Protocol)에 호환되는 파이프라인 구조를 가진 시스템 버스와 MPEG 시스템에 적합한 메모리 버스를 갖는 계층 구조를 가지는 새로운 동기 세그먼트 버스를 제안한다. 이 구조는 MPEG 시스템의 모바일 제품에 사용되는 영상 데이터 처리를 위한 메모리 인터페이스에 기반을 둔 버스 구조와 Multi-master와 Multi-slave를 사용하여 고성능의 다중 처리를 위한 양방향 다중 버스 구조(bi-direction multiple bus architecture)를 가진다. 효율적인 데이터 처리를 위하여 파이프라인 stage와 결합된 Master와 Slave의 주소번지가 latency를 결정하며, 시스템의 특성에 따라서 IP 코어를 배치하였다. 제안된 버스는 저 전력 구현을 위하여 세그먼트 버스 구조를 가지고, 멀티미디어 SoC 시스템의 성능 저하 없이 다중 작업이 가능한 구조를 갖는다. Wirability를 고려하여 양방향 구조를 채택하였고, Testablility를 위하여 단방향(uni-direction) 구조와 대체 가능하다. 또한, Local arbiter의 수정만으로 Master의 추가가 가능한 확장 구조를 가진다. Latency를 줄이기 위하여 직접 제어 방식과 단순한 구조의 Central arbiter로 구현되었다.

• 한국멀티미디어학회논문지
• /
• 제20권10호
• /
• pp.1662-1670
• /
• 2017

A-Scan NDT equipment is widely used in the industrial field because it is inexpensive and easy to carry but it is necessary to have a skilled inspection specialist who is trained to analyze the waveform of ultrasonic signal. Since the welding quality is judged subjectively by the specialist, there is a problem in the reliability of the quality. In the C-Scan NDT which overcomes the shortcomings of the A-Scan, welding part can be represented in the form of two dimensional image by combining one dimensional ultrasonic waveform so that the quality of welding can be grasped without the help of specialist. In order to develop C-Scan NDT, it is necessary to develop an array type two dimensional transducer and an algorithm to composing image by combining ultrasonic signals generated from a two dimensional transducer. In addition, the noise component must be minimized in the ultrasonic signal in order to display the quality of welding in the form of images. Therefore we propose a method to remove noise component from the ultrasonic wave and construct a two dimensional ultrasonic image.

• IT SoC Magazine
• /
• 통권3호
• /
• pp.35-37
• /
• 2004

본 연구팀이 Hynix 0.35um CMOS 4M 2P 공정을 사용하여 제작한 민수용 DDFS (DAC를 포함한 single chip)는 DC부터 100MHz 까지 사용할 수 있으며(BW=100MHz) frequency 변환속도 약 30nS, 주파수해상도 0.0745Hz, 그리고 소비 전력은 120MHz 클럭에서 약 200mW이다. 본고에서는 언급하지 않았지만, 본 연구팀이 별도의 설계로 진행된 군수용 DDFS의 경우, 출력주파수는 DC부터 320MHz 까지 가능하고 소비 전력은 800MHz 클럭에서 약 400mW이다. 이처럼 DDFS는 특성 자체의 우수성 뿐 아니라, 각종 멀티미디어 기기 및 통신시스템의 급격한 디지털화 추세로 인해 주파수합성기도 디지털화 함으로써 VLSI화가 용이하고, 이에 따라 S/W에 의한 다기능화 (programmability), 응용성의 극대화, 및 저가격화를 추구할 수 있다는 점에서 주목해야 할 분야이다. 특히 반도체기술의 발전으로 지금까지 DDFS 구현의 가장 큰 장애로 대두되던 DAC의 고속화가 부분적으로 가능해지면서 (TTL-to-ECL interface 부가회로가 별도로 필요없이 직접적인 연결), DDFS의 시장 전망을 더욱 밝게 하고 있다.

• 한국멀티미디어학회논문지
• /
• 제9권12호
• /
• pp.1607-1616
• /
• 2006

The growing market of multimedia and digital signal processing requires significant data-path portions of SoCs. However, the common models for verification are not suitable for SoCs. A novel model--WGL (Weighted Generalized List) is proposed, which is based on the general-list decomposition of polynomials, with three different weights and manipulation rules introduced to effect node sharing and the canonicity. Timing parameters and operations on them are also considered. Examples show the word-level WGL is the only model to linearly represent the common word-level functions and the bit-level WGL is especially suitable for arithmetic intensive circuits. The model is proved to be a uniform and efficient model for both bit-level and word-level functions. Then Based on the WGL model, a backward-construction logic-verification approach is presented, which reduces time and space complexity for multipliers to polynomial complexity(time complexity is less than $O(n^{3.6})$ and space complexity is less than $O(n^{1.5})$) without hierarchical partitioning. Finally, a construction methodology of word-level polynomials is also presented in order to implement complex high-level verification, which combines order computation and coefficient solving, and adopts an efficient backward approach. The construction complexity is much less than the existing ones, e.g. the construction time for multipliers grows at the power of less than 1.6 in the size of the input word without increasing the maximal space required. The WGL model and the verification methods based on WGL show their theoretical and applicable significance in SoC design.

• 대한전자공학회논문지SD
• /
• 제46권1호
• /
• pp.76-84
• /
• 2009

본 논문에서는 교육적 활용과 어플리케이션 개발에 응용 가능한 SoC 플랫폼을 제안한다. 플랫폼 하드웨어는 OpenRISC 프로세서, 범용 입출력장치, 범용 직렬 인터페이스, 디버그 인터페이스, VGA/LCD 제어기 등의 주변장치와 온 칩 SRAM 및 WISHBONE 인터커넥터로 구성되며 전체 합성 가능하도록 설계 되었다. 모든 하드웨어 구조는 재구성 가능하여 매우 유연한 구조로 되어있다. 또한 개발된 SoC 플랫폼의 하드웨어/소프트웨어 디버깅과 플랫폼 상에서 구현될 소프트웨어 개발을 위해 컴파일러, 어셈블러, 디버거, 운영체제 등의 SW 개발환경이 구현 및 검증되었다. 설계된 IP와 SoC는 Verilog HDL로 기술된 테스트벤치를 이용한 모듈 수준 기능검증, 최상위 블록 수준 기능검증, ISS를 이용한 구조적, 명령어 수준 검증, FPGA 프로토타입을 이용한 시스템 수준 에뮬레이션 방법을 통해 검증되었다. 검증된 플랫폼을 이용한 멀티미디어 SoC를 Magnachip 0.18 um CMOS 라이브러리를 이용하여 ASIC으로 구현하여 91MHz의 클록 주파수에서 동작을 확인하였다.

• 정보처리학회논문지C
• /
• 제8C권1호
• /
• pp.41-50
• /
• 2001

최근에 인터넷은 시간이 가면 갈수록 실시간 멀티미디어 서비스를 망을 통해서 제공받기 원하고 있다. 이러한 실시간 서비스를 IPOA 환경에서 지원하기 위해 ATM 망에서 RSVP를 이용하고 IP계층에서는 이를 멀티캐스트 서비스로 제공하기 위해 기존의 MARS가 지원 예약 메시지를 처리하도록 그 기능을 확장하도록 함으로써 이질적인 수신자의 QoS를 보장하는 방식을 제안하였다. 또한 이를 직접 구현한, 간단한 시뮬레이션을 통해 확장된 MARS 서버의 성능을 분석하였다. 시뮬레이션 결과 이질적인 수신자들에게 IP 멀티캐스트 서비스를 제공하기 위하여 RSVP를 적용할 때에는 수신자의 규모와 QoS 변경 요청의 발생 빈도 등을 예측하였다. 이를 통해 망 자원의 불필요한 낭비와 서버의 처리 지연을 줄임으로써 서버의 효율적인 관리 및 이질적인 수산자들의 서비스 품질을 보장할 수 있음을 확인할 수 있었다.

• 한국멀티미디어학회논문지
• /
• 제6권4호
• /
• pp.638-649
• /
• 2003

In this monograph, we developed a Remote Courseware Management System so we can more easily cultivate a courseware with various multimedia applications through an easy interface with the internt. In the view of Developer of view, we could develop RCMS rapidly using the application of ASP.NET and have tried to adapt ourself to the future environment using it. ASP.NET provides much richer event programming model than ASP and event processor which are executed on Server. In the view of User, they can used the Internet service with equipment that they want at any place and any time. To control any kinds of courseware for Administrator and Users, we offered a variety of Multimedia applications and an easy interface and built a new style of web courseware.

• 한국멀티미디어학회:학술대회논문집
• /
• 한국멀티미디어학회 2012년도 춘계학술발표대회논문집
• /
• pp.343-344
• /
• 2012

With the increase of sensitive data and their secure transmission and storage, the use of encryption techniques has become widespread. The performance of encoding majorly depends on the computational time, so a system with less computational time suits more appropriate as compared to its contrary part. Double Random Phase Encoding (DRPE) is an algorithm with many sub functions which consumes more time when executed serially; the computation time can be significantly reduced by implementing important functions in a parallel fashion on Graphics Processing Unit (GPU). Computing convolution using Fast Fourier transform in DRPE is the most important part of the algorithm and it is shown in the paper that by performing this portion in GPU reduced the execution time of the process by substantial amount and can be compared with MATALB for performance analysis. NVIDIA graphic card GeForce 310 is used with CUDA C as a programming language.