Synchronous Segmented Bus Architecture for Multitasking on Multimedia System

멀티미디어용 다중작업이 가능한 동기 세그먼트 구조

  • Jun Chi-Hoon (School of Electronic Engineering Soongsil University) ;
  • Yeon Gyu-Sung (School of Electronic Engineering Soongsil University) ;
  • Hwang Tae-Jin (School of Electronic Engineering Soongsil University) ;
  • Wee Jae-Kyung (School of Electronic Engineering Soongsil University)
  • 전치훈 (숭실대학교 전자공학과 SIP 연구실) ;
  • 연규성 (숭실대학교 전자공학과 SIP 연구실) ;
  • 황태진 (숭실대학교 전자공학과 SIP 연구실) ;
  • 위재경 (숭실대학교 전자공학과 SIP 연구실)
  • Published : 2004.11.01

Abstract

본 논문은 OCP(Open Core Protocol)에 호환되는 파이프라인 구조를 가진 시스템 버스와 MPEG 시스템에 적합한 메모리 버스를 갖는 계층 구조를 가지는 새로운 동기 세그먼트 버스를 제안한다. 이 구조는 MPEG 시스템의 모바일 제품에 사용되는 영상 데이터 처리를 위한 메모리 인터페이스에 기반을 둔 버스 구조와 Multi-master와 Multi-slave를 사용하여 고성능의 다중 처리를 위한 양방향 다중 버스 구조(bi-direction multiple bus architecture)를 가진다. 효율적인 데이터 처리를 위하여 파이프라인 stage와 결합된 Master와 Slave의 주소번지가 latency를 결정하며, 시스템의 특성에 따라서 IP 코어를 배치하였다. 제안된 버스는 저 전력 구현을 위하여 세그먼트 버스 구조를 가지고, 멀티미디어 SoC 시스템의 성능 저하 없이 다중 작업이 가능한 구조를 갖는다. Wirability를 고려하여 양방향 구조를 채택하였고, Testablility를 위하여 단방향(uni-direction) 구조와 대체 가능하다. 또한, Local arbiter의 수정만으로 Master의 추가가 가능한 확장 구조를 가진다. Latency를 줄이기 위하여 직접 제어 방식과 단순한 구조의 Central arbiter로 구현되었다.

Keywords