• 대한전자공학회논문지TE
• /
• 제39권2호
• /
• pp.1-5
• /
• 2002

부동소수점 시스템은 IEEE754 표준을 따른다. 부동소수점 방식의 가산기를 2의 보수를 사용하지 않고 1의 보수를 사용함으로서 간단히 나타낼 수 있다. 즉 이 시스템은 단지 반전을 함으로서 간단하고 빠른 연산을 수행할 수 있도록 하였다. 새롭게 설계된 가산기의 연산속도 향상을 위해 53bit의 캐리 선택 가산기를 사용하였다. 본 논문에서는 연산속도 향상을 위한 고성능의 효율적인 마이크로프로세서 시스템을 위한 부동소수점 가산 장치를 설계하였다.

• 대한전자공학회논문지
• /
• 제20권4호
• /
• pp.24-29
• /
• 1983

본 논문에서는 32bit 부동 소수점 처리장치를 IEEE 표준에 따른 데이터 양식에 맞도록 설계하여 TTLIC로서 구성하였고 이 시스템과 Z-80 마이크로프로세서와 부동 소수점 4칙 연산에 관한 실행시간을 비교해 본 결과 10배 이상의 시간단축을 보았다. 제어회로 설계에는 AHPL(A Hardware Programming Language)을 사용하였고 TTL IC로 구성하였으나 연산장치와 제어장치를 1칩으로 만들 수 있는 기초를 이룩하였다. 이것을 조금 더 복원하면 32bit 컴퓨터의 연산장치로써 사용될 수 있음을 확신하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2001년도 하계학술대회 논문집 D
• /
• pp.2216-2218
• /
• 2001

Microchip사의 PIC Family 계열 마이크로프로세서 PIC16C74A를 이용하여 다수의 모터를 on/off 제어하는 컨트롤 보드의 제작과 함께 RS-485 Multi-drop 통신을 이용하여 분산제어 할 수 있는 프로토콜의 선정 및 상위 단 제어 솔루션 개발을 하였다. 프로그램은 하위단 컨트롤보드의 ASM과 함께 Visual BASIC 및 $C^{++}$을 이용하여 상위단 MMI(Man-Machine Interface)를 설계하였다. 본 연구는 여러 개의 장치를 on/off 제어할 수 있는 분산제어네트워크를 경제적으로 설계함으로써 상용화 가능하다는 장점이 있다.

• 한국정보전자통신기술학회논문지
• /
• 제3권4호
• /
• pp.3-9
• /
• 2010

Brushless DC(이하 BLDC) 모터는 에너지절감 차원이나 속도 및 토크제어에 대한 우수성 때문에 그 활용이 점차 증가하고 있다. 그러나 다양한 환경의 응용분야에 따라 제어기 및 구동회로가 별도로 필요하고, 또 모터와는 별개로 외장형으로 설계되어 있어 설치 및 운용에 어려움이 있다. 본 논문에서는 유증기회수장치(VRS)용으로 BLDC모터와 제어회로가 일체화되도록 제작하였으며, 마이크로프로세서를 적용하여 다양한 주변 환경에 따른 지능적인 동작이 가능하도록 설계하였다. 또한 TCP/IP 모듈을 내장하여 원격지에서 웹을 통해 제어할 수 있도록 설계하여 작동의 편의성을 고려하였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2005년도 가을 학술발표논문집 Vol.32 No.2 (1)
• /
• pp.463-465
• /
• 2005

현재 대중화 되어 있는 모바일 폰의 가격을 보면 Java Virtual Machine이 기반이 되는 플랫폼의 사용으로 인한 License 비용으로 많은 돈을 지불하고 있는 실정이다. 또한 Java는 C/C++로 컴파일 된 Binary File에 비해 속도가 떨어지고 이를 위해 프로세서 또한 고성능의 프로세서를 필요로 하기 때문에 가격이 비싸질 수밖에 없다. Native Binary를 사용하는 Microwindows Graphic Engine은 저 사양 프로세서에서 사용가능한 모바일 플랫폼으로써 Java Virtual Machine 보다 빠른 속도를 구현할 수 있고 GPL License를 따르기 때문에 생산단가도 절약할 수 있어 저가형 핸드폰의 대량 생산으로 인해 인도$\cdot$브라질$\cdot$중국 등 신흥시장에서도 보다 경쟁력을 가질 수 있을 것으로 기대된다. 또한 Device Independence의 특성을 가지고 있어서 확장이 자유롭다. 본 논문에서는 기존의 모바일 플랫폼과 Microwindows를 비교해보고 모바일 플랫폼으로써의 개발 방향에 대해 논해 보려 한다.

• 한국산학기술학회:학술대회논문집
• /
• 한국산학기술학회 2002년도 추계학술발표논문집
• /
• pp.174-177
• /
• 2002

본 논문에서는 분산시스템을 위한 메시지 전달 기능이 있는 실시간 운영체제에 대한 설계 및 개발에 대한 내용을 다루고 있다. 개발된 실시간 운영체제의 메시지 전달 기능은 네트워크로 연결되어 있는 각 프로세서 내부 태스크의 물리적 위치에 대하여 투과성을 보장함으로써 응용층에서는 메시지를 전송받는 태스크가 원격인 경우에 대해서도 내부 태스크에 대하여 메시지를 전송하는 처리와 동일하게 운영할 수 있다. 또한 실시간 운영체제의 특징인 이벤트 전달 기능을 통해서 수신 태스크는 메시지가 수신되었을 때 메시지 수신 이벤트를 받으며 이에 대한 실시간 처리가 가능하다. 개발된 실시간 운영체제는 CAN(Controller Area Network) 기반의 네트워크 환경에서 마이크로 컨트롤러와 같은 비교적 저성능의 프로세서를 대상으로 개발되었으며, 서로 다른 프로세서로 이루어진 분산 시스템에서 동일한 인터페이스를 통해서 메시지의 실시간 전달 및 응답이 가능하므로 시스템의 통합 및 확장이 용이하다.

• 대한기계학회논문집
• /
• 제10권4호
• /
• pp.577-584
• /
• 1986

본 연구에서는 측정자가 시간과 노력을 소비하면서 3차원 연쇄기구의 공간운 동을 유추적으로 측정한 현재까지의 실험측정을 지양하고, 국내에서 구입 가능하고 염 가인 Apple II와 같은 같은 마이크로 컴퓨터 또는 마이크로프로세서를 이용, 3차원 연 쇄기구의 공간운동을 신속하고 정확하게 측정분석하는 자동 실험장치를 설계 제작한 다음, 이 장치를 일반 3차원 연쇄기구 모델에 적용 측정된 결과를 기호방정식을 이용 한 일반 연쇄기구 운동식의 이론 결과와 비교 검토하였다.

• 항공우주기술
• /
• 제12권2호
• /
• pp.131-139
• /
• 2013

본 논문은 소프트 CPU 기반의 소형 전장품 설계 및 개발에 대한 것을 다루고 있다. 소프트 CPU는 소프트웨어를 이용한 로직 합성을 통해서 FPGA 내부에 구성되는 마이크로 프로세서이다. 소형 전장품 개발을 위해 소프트 CPU중 Nios-II 프로세서를 적용하여 다양하고, 다시 구성할구 있고, 다시 조립 가능한 하부 모듈로 설계하고 개발하였다. 모듈 구조로 구성하기 위해서 메인 보드와 하부 보드 모두 전원과 데이터 버스가 공통으로 사용할 수 있도록 구성하였고, 선택적으로 사용할 수 있도록 하였다.

• 전자공학회논문지SC
• /
• 제39권1호
• /
• pp.7-15
• /
• 2002

원거리에 분산되어 있는 다수의 양식시설을 마이크로프로세서를 이용하여 원격으로 환경상태를 감시하고 제어하기 위한 알고리즘을 구현하였다. 각각의 시설에서 검출한 환경데이터를 하나의 프로세서에 수집한 후, 전화선을 이용하여 FSK 방식으로 원거리의 관리자에게 전송하고 데이터를 수신하여 표시기에 나타내므로써 시설들의 환경상태를 알 수 있다. 또한 관리자는 시설의 환경을 조절하는 제어기의 작동데이터를 설정하여 전송하면 해당시설로 전달되어 원격으로 환경을 제어할 수 있다. 다수의 시설에서 검출된 환경데이터를 최소의 회선을 사용하여 한곳으로 취득하기 위한 방법으로 멀티-프로세싱 기법을 적용하였고, 취득한 데이터와 제어용 데이터의 상호교환을 위한 알고리즘을 연구하였다. 먼저 프로세서 상호간의 통신시？스를 설계하여 데이터의 교환에 대한 통신알고리즘을 실험적으로 구현하였으며, 전화회선의 통과주파수 대역에서 전송특성의 검토로 설계한 FSK 변복조기의 성능을 분석하였다. 또한 대량의 시설을 관리하기 위하여 PC를 활용한 DB구축에 대한 알고리즘도 제시하였다. 본 연구의 목적은 최소의 비용으로 쉽게 사용할 수 있는 방법의 구현에 있으며, 시설의 관리에 소요되는 노동력의 감소와 환경상태의 악화에 의한 만약의 사태를 예방할 수 있는 경보를 제공하는 것으로 양식산업을 보다 과학적이고 기술적인 방향으로 개선하는데 있다.

• 전기전자학회논문지
• /
• 제12권1호
• /
• pp.1-7
• /
• 2008

최근 급진적으로 반도체 기술이 발전함에 따라 집적회로(VLSI)의 집적도가 향상되고 있으며, 이동통신 및 멀티미디어의 발달로 많은 양의 데이터를 고속으로 처리하기 위한 대규모 프로세서들이 개발되고 있다. 전가산기는 디지털 프로세서와 마이크로프로세서에 있어 매우 중요한 요소이다. 따라서 전가산기 설계 시 전력소비와 스피드의 개선은 중요한 요소이다. 본 논문에서는 일반적인 Ratioed 로직과 패스 트랜지스터 로직을 이용하여 새로운 구조의 전가산기를 제안하였다. 제안된 전가산기는 일반적인 CMOS, TGA, 14T에 비해 좋은 성능을 나타내었다. 제안된 회로는 지연시간의 경우 기존회로의 평균값에 비해 13%우수하였고 PDP(Power Delay Product)비율은 약 9% 정도 우수한 특성을 보이고 있다. 실측 회로의 크기 평가를 위해 0.18um CMOS공정으로 레이아웃을 하고 HSPICE를 이용하여 시뮬레이션 하였다.