• 건축사
• /
• 통권596호
• /
• pp.102-107
• /
• 2018

• 한국정밀공학회지
• /
• 제22권2호
• /
• pp.38-45
• /
• 2005

Chemical mechanical polishing(CMP) has been widely accepted for the planarization of multi-layer structures in semiconductor fabrication. But a variety of defects such as abrasive contamination, scratch, dishing, erosion and corrosion are occurred during CMP. Especially, dishing and erosion defects increase the metal resistance because they decrease the interconnect section area, and ultimately reduce the lift time of the semiconductor. Due to this reason dishing and erosion must be prohibited. The pattern density and size in chip have a significant influence on dishing and erosion occurred by over-polishing. The fixed abrasive pad(FAP) was applied and tested to reduce dishing and erosion in this paper. The abrasive concentration decrease of FAP results in advanced pattern selectivity which can lead the uniform removal in chip and declining over-polishing. Consequently, reduced dishing and erosion was observed in CMP of tungsten pattern wafer with proposed FAP and chemicals.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2005년도 하계학술대회 논문집 Vol.6
• /
• pp.649-650
• /
• 2005

반도체는 고집적화, 고속도화, 저전력화를 목적으로 발전하고 있다. 이를 위하여 design rule의 감소, 새로운 물질과 프로세스의 적용 등 많은 연구가 이루어지고 있으며, RC delay time을 줄이기 위한 Cu 와 저유전율 재료의 적용이 그 대표적인 예라 할 수 있다. Cu 배선은 기존의 Al 배선에 비하여 높은 전자이동 (electro-migration)과 응력 이동 (stress-migration) 저항을 가짐으로써 전기적인 성능 (electrical performance) 에서 이점을 가지고 있다. 반도체에서의 Cu 배선 구조는 평탄화된 표면 및 배선들 사이에서의 좋은 전기적인 절연성을 가져야 하며, 이는 디싱(dishing)과 에로젼(erosion)의 중요한 인자가 된다. 기존의 평탄화 공정인 Cu CMP(Chemical Mechanical Polishing)에 있어서 이러한 디싱, 에로전과 같은 결함은 선결되어져야 할 문제로 인식되고 있다. 따라서 본 연구에서는 이러한 결합들을 감소시키기 위한 새로운 평탄화 방법으로 Cu gap-filling 을 하는 동시에 평탄화된 표면을 이루는 ECMD(Electro-Chemical Mechanical Deposition) 공정의 전기적 기계적 특성을 파악하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2006년도 추계학술대회 논문집 Vol.19
• /
• pp.376-377
• /
• 2006

Chemical Mechanical Planarization (CMP) has emerged as an enabling technology for the manufacturing of multi-level metal interconnects used in high-density Integrated Circuits (IC). Recently, multi-level structures have been also widely used m the MEMS device such as micro engines, pressure sensors, micromechanical fluid pumps, micro mirrors and micro lenses. Especially, among the thin films available in IC technologies, polysilicon has probably found the widest range of uses in silicon technology based MEMS. This paper presents the characteristic of polysilicon CMP for multi-level MEMS structures. Two-step CMP process verifies that is possible to decrease dishing amount with two type of slurries characteristics. This approach is attractive because two-step CMP process can be decreased dishing amount considerably more then just one CMP process.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 추계학술대회 논문집 Vol.21
• /
• pp.164-164
• /
• 2008

금속배선공정에서 높은 전도율과 재료의 값이 싸다는 이유로 최근 Cu를 사용하였으나, 디바이스의 구조적 특성을 유지하기 위해 높은 압력으로 인한 새로운 다공성 막(low-k)의 파괴와, 디싱과 에로젼 현상으로 인한 문제점이 발생하게 되었다. 이러한 문제점을 해결하고자, 본 논문에서는 Cu 표면에 Passivation layer를 형성 및 제거하는 개념으로 공정시 연마제를 사용하지 않으며, 낮은 압력조건에서 공정을 수행하기 위해, 전해질의 농도 변화에 따른 Liner sweep voltammetry 법을 사용하여 전압활성화에 의한 전기화학적 반응이 Cu전극에 어떤 영향을 미치는지 연구하였으며, 표면 조성을 알아보기 위하여 Energy Dispersive Spectroscopy (EDS) 분석을 하였고, Cu disk의 결정성과 배향성 관찰을 위해 X-Ray diffraction (XRD)로 금속 표면을 비교하여 실험 결과로 얻어진 데이터를 통하여 ECMP 공정에 적합한 전해액 선정과 농도를 선택하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 하계학술대회 논문집 Vol.9
• /
• pp.116-116
• /
• 2008

Cu CMP 공정시 높은 압력으로 인하여 low-k 유전체막에 손실을 주며, 디싱과 에로젼 같은 문제점을 해결하기 위하여 기존의 CMP에 전기화학을 결합시킴으로서 낮은 하력에서의 Cu 평탄화를 달성 할 수 있는 ECMP(Electrochemical Mechanical Polishing)기술이 필요하게 되었다. 본 논문에서는 $NaNO_3$ 전해액이 Cu 표면에 미치는 영향을 SEM (Scanning electron microscopy), EDS (Energy Dispersive Spectroscopy), XRD(X-ray Diffraction)를 통하여 전기화학적 특성을 비교 분석하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 하계학술대회 논문집 Vol.9
• /
• pp.544-544
• /
• 2008

Metal-CMP 공정시 높은 압력을 가해 줌으로 인하여 금속배선의 디싱 현상과 에로젼 현상이 발생하고 다공성의 하부층에 균열이 생기는 문제점을 개선하고자, 낮은 하력에서 금속막의 광역 평탄화를 이룰 수 있는 ECMP(Electrochemical Chemical Mechanical Polishing)가 생겨나게 되었다. 본 논문에서는 다양한 전해액의 전류-전압 특성 곡선을 비교 분석하여, 패시베이션막이 형성되는 곳을 알 수 있었고, CV와 LSV 법을 통해 전기화학적인 특성을 고찰하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2004년도 추계학술대회 논문집 Vol.17
• /
• pp.140-143
• /
• 2004

Chemical mechanical polishing(CMP) is essential technology to secure the depth of focus through the global planarization of wafer. But a variety of defects such as contamination, scratch, dishing, erosion and corrosion are occurred during CMP. Especially, dishing and erosion defects increase the resistance because they decrease the interconnect section area, and ultimately reduce the life time of the semiconductor. Due to this dishing and erosion must be prohibited. The pattern density and size in chip have a significant influence on dishing and erosion occurred over-polishing. Decreasing of abrasive concentration results in advanced pattern selectivity which can lead the uniform removal in chip and decrease of over-polishing. The fixed abrasive pad was applied and tested to reduce dishing and erosion in this paper. Consequently, reduced dishing and erosion was observed in CMP of tungsten pattern wafer with proposed fixed abrasive pad and chemicals.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 추계학술대회 논문집 Vol.21
• /
• pp.163-163
• /
• 2008

반도체 소자가 고집적화 되고 고속화를 필요로 하게 됨에 따라, 기존에 사용되었던 알루미늄이나 텅스텐보다 낮은 전기저항, 높은 electro-migration resistance으로 미세한 금속배선 처리가 가능한 Cu가 주목받게 되었다. 하지만 과잉 디싱 현상과 에로젼을 유도하여 메탈라인 브리징과 단락을 초래할 있고 Cu의 단락인 islands를 남김으로서 표면 결함을 제거하는데 효과적이지 못다는 단점을 가지고 있었다. 특히 평탄화 공정시 높은 압력으로 인하여 Cu막의 하부인 ILD막의 다공성의 low-k 물질의 손상을 초래 할 수 있는 문제점을 해결하기 위하여 기존의 CMP에 전기화학을 결합시킴으로서 낮은 하력에서의 Cu 평탄화를 달성 할 수 있는 기존의 CMP 기술에 전기화학을 접목한 새로운 개념의 ECMP (electrochemical-mechanical polishing) 기술이 생겨나게 되었다. 따라서 본 논문에서는 최적화된 ECMP 공정을 위하여 I-V곡선과 CV법을 이용하여 active. passive. trans-passive 영역의 전기화학적 특징을 알아보았고. Cu막의 표면 형상을 알아보기 위해 Scanning Electron Microscopy (SEM) 측정과 Energy Dispersive Spectroscopy (EDS) 분석을 통해 금속 화학적 조성을 조사하였다.

• 한국기계가공학회지
• /
• 제2권4호
• /
• pp.17-24
• /
• 2003

Chemical mechanical polishing(CMP) has been applied for planarization of topography after patterning process in semiconductor fabrication process. Tungsten CMP is necessary to build up interconnects of semiconductor device. But the tungsten dishing and the oxide erosion defects appear at end-point during tungsten CMP. It has been known that the generation of dishing and erosion is based on the over-polishing time, which is determined by pattern selectivity. Fixed abrasive pad takes advantage of decreasing the defects resulting flam reducing pattern selectivity because of the lower abrasive concentration. The manufacturing technique of fixed abrasive pad using hydrophilic polymers is introduced in this paper. For application to tungsten CMP, chemicals composed of oxidizer, catalyst, and acid were developed. In comparison of the general pad and slurry for tungsten CMP, the fixed abrasive pad and the chemicals resulted in appropriate performance in point of removal rate, uniformity, material selectivity and roughness.