• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2010.07a
• /
• pp.411-414
• /
• 2010

본 논문은 비디오 처리를 위한 고성능의 메모리 제어기를 설계하였다. 메모리 제어기는 arbiter에 의해 제어되며 이것은 메모리 억세스를 요구하는 모듈들의 요구 신호를 받아 데이터를 전송하는 역할을 해주게 된다. 구현된 메모리 제어기는 버스를 사용하기 위한 승인을 받기 위해서 마스터와 신호를 주고 받는 MAU블록, grant 신호를 디코딩하고 컨트롤 신호의 상태를 정의한 arbiter 블록, SDRAM의 ac parameter를 저장하고 bank의 준비 여부, read/write 가능 여부, precharge와 refresh의 가능 여부를 확인하여 system과 read/write가 준비되었다는 신호를 출력, SDRAM의 실질적인 입력신호를 생성하는 memory accelerator 블록, 생성된 입력신호를 저장하고 마스터에서 직접 write data를 입력 받는 memory I/F 블록으로 구성된다. 이 메모리 제어기는 174.28MHz의 주파수로 동작하였다. 본 설계는 VHDL을 이용하여 설계되었고, ALTERA의 Quartus II를 이용하여 합성하였다. 또한 ModelSim을 이용하여 설계된 회로를 검증하였다. 구현된 하드웨어는 StatixIII EP3SE80F1152C2 칩을 사용하였다.

• Proceedings of the KIEE Conference
• /
• 2003.11c
• /
• pp.758-761
• /
• 2003

금석문의 영상데이터를 디지털 형태로 검출하고, 영상신호처리 알고리즘을 사용하여 신호의 특성을 분석하고 그 결과를 제시하였다. 대상체는 비석에 음각된 문자로 하였다. 대전 주변의 백제권에서 몇몇 유형의 음각 문자를 형태별로 분류하여 디지털 이미지화한 다음, 문자가 각인된 정보영역과 바탕영역의 신호패턴을 추출하였다. 먼저 칼라 이미지를 grey tone으로 변환한 후, 전처리 과정을 거쳐 이미지의 노이즈나 불명확성을 제거하고 히스토그램 전 영역에 걸쳐 스케일 확장시켰다. 문자가 각인된 정보영역과 바탕영역을 구분하여 무작위로 소이미지 샘플을 취득하고 각 소이미지의 신호패턴을 분석하였다. 그 결과를 중첩의 원리를 이용하여 합성한 후 영역별 신호분석 패턴을 정형화하였다. 유형별로 다소 차이를 보이나 두 영역의 이미지 분석 결과는 차별성을 보였다. 문자 영역은 grey level 범위가 좁고 한정되며 일관성을 보이는데 비해, 바탕영역은 범위가 넓고 광범위하였다. 두 영역의 교차 레벨 범위는 극히 제한적이었으며 패턴 분리에 큰 영향을 끼치지 못하였음이 밝혀졌다. 이 일련의 과정은 알고리즘화되어, 1-2분 정도의 사전 작업만 하면 프로그램에 의해 문자를 추출할 수 있다. 이러한 사실들은 종래 무리한 탁본 작업에만 전적으로 의존하던 금석학 분야의 디지털화를 가능케 할 수 있다.

• Annual Conference of KIPS
• /
• 2024.05a
• /
• pp.447-449
• /
• 2024

본 논문에서 다양한 환경적 요인에서 촬영한 이미지 데이터를 활용하여 신호등 위치의 정확한 탐지 및 신호등의 색상 인식을 통해 교통 신호를 판별하는데 사용되는 컴퓨터 비전 기반의 신호등 인식 시스템 알고리즘을 제안하였다. 이를 통해 기존에 신호를 인식하던 LiDAR 및 RADAR 센서를 대신해 카메라를 사용함으로써 자율주행 차의 제작비용 감소를 기대할 수 있다. 또한 다양한 환경의 이미지 데이터를 통해 실험을 진행하였고 이러한 실험결과를 분석하고 적용함으로써 악천후에서의 효과적인 신호등 인식 시스템을 구축하는데 기여하고자 한다.

• Proceedings of the Korean Information Science Society Conference
• /
• 1999.10c
• /
• pp.36-38
• /
• 1999

하드웨어의 제품 사양에는 제품의 특징, FBD(Functional Block Diagram), 핀의 기능 및 배열, 프로그래밍 모드 및 각 블록의 기능 등이 함께 제시된다. 이 때 다른 사양과는 달리 설계 초기 단계부터 설정되는 가장 개념적인 FBD는 마이크로프로세서의 경우 메모리 인터페이스, 레지스터 파일, 데이터패스, 예외처리기, 각종 제어기, 타이머 등으로 구성된다. FBD의 각 블록들은 여러 명의 설계자들에게 분할되고 이 중 마이크로프로세서 설계의 대부분의 시간을 소비하게 되는 각종 제어기의 설계는 여러 블록이 공동으로 제어 신호를 공유하게 된다. 이 신호에 의해 전체 시스템의 정확성(correctness)이 결정되므로 제어기예서 각 블록에 공급하는 제어 신호는 적절할 타이밍에 정확한 값을 가져야만 한다. 따라서 본 논문은 마이크로프로세서에서의 각 블록에 공급하는 제어 신호는 적절한 타이밍에 정확한 값을 가져야만 한다. 따라서 본 논문은 마이크로프로세서의 FBD를 모델링할 수 있는 시각도구를 제안함으로써 제어 신호에 따른 전체 블록의 유기적인 데이터 흐름을 한 눈에 파악할 수 있도록 한다. 이는 설계초기부터 각 블록들을 설계하는 설계자들간의 공통의 다이어그램인 FBD를 중심으로 설계를 해나감으로써 대화 오류를 감소시키고 제어신호 디버깅을 용이하게 하여 설계시간을 단축시키는 것을 목표로 한다.

• Journal of the Institute of Convergence Signal Processing
• /
• v.9 no.3
• /
• pp.213-218
• /
• 2008

This paper describes hardware-based high speed multimedia data reassembly processor for remote multimedia Set-Top-Box(MSTB) of interactive satellite multimedia communication system. The conventional multimedia data reassembly scheme is based on software processing of MSTB. As increasing of transmission rate for multimedia data services, the CPU load of remote MSTB is increased and reassembly performance of MSTB is limited. To provide high speed multimedia data service to end user, we proposed hardware based high speed multimedia data reassembly processor. It is implemented by using an FPGA, a PCI interface chip, and RAMs. And it is integrated in MSTB and tested. It has been confirmed to meet required all functions and processing rate up to 116Mbps.

• The Journal of the Acoustical Society of Korea
• /
• v.18 no.1
• /
• pp.3-9
• /
• 1999

This paper concerns performance of a parallel digital signal processing system. The performance of the system is analyzed in terms of CPU cycles required for 1024-point FFT computation. The number of cycles is estimated in three different approaches; FFT algorithm-based, assembly level source code-based, and probability-based. The results of analysis indicate that on a bus-based system the best performance for FFT is achieved with a single board. Because in some applications like FFT, where frequent data exchanges among processors occur, the number of communication cycles increases as the number of boards. It is observed that inter-board communication degrades overall system performance for the FFT computation. Also shown is that linear increase in performance can be obtained if multiple buses are employed.

• Proceedings of the KIEE Conference
• /
• 2008.07a
• /
• pp.1724-1726
• /
• 2008

본 연구는 릴레이의 코일 접점 신호의 검출을 송신기에서 코일의 데이터를 검출하고 4-20mA데이터를 1/5,000까지의 분해능으로 환산하되 블루투스를 이용한 무선통신으로 전송할 수 있도록 하여 송신기의 각 코일에서 검출된 데이터 값을 인디케이터에 전송하고 다시 릴레이 코일 신호로 만들어 표시하고 제어하도록 한 것이다. 데이터의 전송은 1Port 에서 10 Port까지 릴레이 코일 및 4-20mA 물리량을 이용하여 검출대상의 접점 리액턴스를 각각 측정하여 블루투스를 이용한 무선통신 데이터 값을 송신하는 코일의 접점 송신수단과 상기 릴레이 접점 송신수단으로부터 전송된 데이터 값을 블루투스를 이용하여 무선통신으로 수신한 후, 상기 릴레이 접점에서 전송된 각각의 데이터 값과 전체 물리량으로 연산 처리된 데이터 값을 디스플레이 하고, 데이터의 디스플레이된 값을 통해 리액턴스 출력, 경보음출력, RS232, 4-20mA 출력이 발생되게 하는 인디케이터로 구성하는 블루투스를 이용한 10 Port 코일 리프트 제어 콘트롤러이다.

• Journal of the Institute of Convergence Signal Processing
• /
• v.6 no.1
• /
• pp.23-26
• /
• 2005

This paper describes the algorithm for deciding the status of the operating machines in the power plants. It is very important to decide whether the status of the operating machines is good or not in the industry to protect the accidents of machines and improve the operation efficiency of the plants. There are two steps to analyze the status of the running machines. First, we extract the features from the input original data. Second, we classify those features into normal/abnormal condition of the machines using the wavelet transform and the input RMS vector through the K-means algorithm. In this paper we developed the algorithm to detect the fault operation using the K-means method from the sound of the operating machines.

• Proceedings of the KIEE Conference
• /
• 2000.07d
• /
• pp.2551-2553
• /
• 2000

고속 신호처리 및 실시간 제어 분야에 적합한 제어성능을 발휘하기 위해서는 신호처리전용 마이크로프로세서인 DSP(Digital Signal Processor)를 이용한 제어용 보드가 널리 활용되고 있다. 본 연구를 통하여 전기도금용 전원장치의 고성능화를 위하여 DSP제어용 보드를 개발하였으며, 전체구성은 고속 신호처리를 위한 메인 마이크로프로세서로서 경제성과 응용범위가 넓은 TMS320C32 DSP CHIP, Wait없는 프로그램 및 데이터 처리를 위한 고속 SRAM, 외부 디지털 입출력을 위한 인터페이스 회로, 아나로그 입출력 회로 및 PC 혹은 다른 마이크로컴퓨터와의 통신을 위한 직렬 통신 회로 등으로 구성하였다. 개발된 DSP 보드는 시제품 제작을 완료하여 그 성능 및 신뢰성을 검증하였으며, 전기도금장치의 고성능 제어처리를 위하여 채용하여 상품화 개발을 완료하였다.

• KIPS Transactions on Software and Data Engineering
• /
• v.4 no.9
• /
• pp.425-430
• /
• 2015

The Sensor Registry System(SRS) provides sensor metadata to a user for instant use and seamless interpretation of sensor data in a heterogeneous sensor network environment. The existing sensor registry system cannot provide sensor metadata in case that the network connection is not available or is unstable. To resolve the problem, this paper proposes an extension of sensor registry system using network coverage information. The extended system sends a set of sensor metadata to the user by using network coverage open data (mobile vendors, signal strength, communication type). The extended SRS proposed in this paper supports a safer sensor metadata provision than the existing SRS, and it thus improves the quality of application services.