• 한국통신학회논문지
• /
• 제29권12C호
• /
• pp.1669-1676
• /
• 2004

H.264/AVC [l]-[4]는 ITU-T H.264와 ISO/IEC 14496-10 (MPEG-4 Part 10)으로써 승인된 새로운 국제 비디오 압축 표준이다. H.264/AVC는 7가지 가변 블록에 대한 움직임 예측 및 RD[5], 디블로킹 필터[6], 다중 프레임 참조등 여러 가지 방식으로 인해 압축 효율은 높아졌으나 복잡도 또한 훨씬 증가하였다. 그러므로 압축시간 단축을 위한 효율적인 고속 알고리즘이 요구된다. 본 논문에서는 H.264/AVC에서 매크로 블록의 모드와 움직임벡터를 결정하기 위한 효율적인 방법을 제안한다. H.264/AVC에서는 7가지 가변블록들에 대한 블록모드와 움직임 벡터를 찾고 그 중에 가장 효율적인 하나의 모드와 움직임 벡터를 선택한다. 이와 달리 본 논문에서는 가장 작은 블록(4${\times}$4)의 움직임 벡터를 이용하여 더 큰 블록들의 모드와 움직임벡터를 추정하는 방법을 제안한다. 컴퓨터 실험을 통해 제안하는 방법과 기존의 방법을 비교한 결과 영상의 화질은 거의 유사하면서 전체적인 부호화 시간은 단축되어짐을 알 수 있다.

• 융합정보논문지
• /
• 제8권3호
• /
• pp.85-90
• /
• 2018

블록체인 기술은 분산된 신뢰구조를 제공하고, 위변조가 불가능한 시스템 구현이 가능하고, Smart Contract 등 이 가능하면서 인터넷 차세대 보안 기술로 발전하고 있다. 블록체인 기술이 차세대 보안기술로 부각되면서 무결성 뿐만 아니라 인증을 비롯하여 다양한 보안 서비스에 대한 연구가 진행되고 있다. 인터넷 기반의 다양한 서비스는 패스워드 기반의 사용자 인증으로 이루어지고 있지만 클라이언트나 네트워크에서 가로채기가 가능하고, 패스워드 정보가 저장된 서버가 해킹의 위험에 노출되어 있다. 따라서 무결성을 보장할 수 있는 블록체인 기반 기술과 OTP 기반의 안전한 인증 기법을 제안한다. 특히, 이중 인증(Two-Factor Authentication) 은 OTP 기반의 인증과 사용자가 가지고 있는 생체인증의 결합으로 패스워드 없이 안전한 인증이 가능하다. 제안기법은 인증에 필요한 생체정보를 식별할 수 없도록 다중 해시함수를 적용하여 트랜잭션을 생성하여 블록에 담기 때문에 서버로부터 분리되어 서버 공격에 안전하다.

• 정보보호학회논문지
• /
• 제30권6호
• /
• pp.981-997
• /
• 2020

블록체인 기술은 탈중앙화된(decentralized) 분산원장(distributed ledger)과 합의 기반 구조를 바탕으로 높은 보안 수준을 제공할 수 있다는 장점이 있다. 이와 같은 블록체인 기술의 활용도 증진을 위해서는 헬스 케어, 전자상거래 등 개인정보 처리가 필요한 분야에서의 활용 방안 모색이 필요하다. 이를 위해서는, 블록체인 기반 시스템에서도 유럽 연합(EU) 개인정보보호 규정(GDPR, General Data Protection Regulation)으로 대표되는 개인정보보호 관련 법규 및 규정을 준수할 수 있어야 한다. 그러나, 블록체인의 자체 특성상 기록된 자료에 대한 불변성과 탈중앙성 때문에 기존 개인정보보호 규정의 요구사항을 블록체인상에서 기술적으로 구현함에 어려움이 있다. 본 논문에서 우리는 카멜레온 해시(chameleon hash)와 속성 기반 암호화(Attribute Based Encryption, 이하 ABE)를 활용하여 GDPR에서 요구하는 개인정보 주체의 권리를 보장 가능한 다중 체인(multi-chain)기반 접근제어 시스템을 제시한다. 끝으로 우리의 시스템에서는 기밀성과 무결성을 유지한 가운데, 개인정보 처리가 가능함을 보안 분석을 통해 보인다.

• 한국인터넷방송통신학회논문지
• /
• 제22권6호
• /
• pp.99-105
• /
• 2022

본 논문은 주기억장치의 사용자 공간이 컴파일 시간에 가변적 크기의 블록들로 분할된 상태에서, 준비상태 큐에 도착한 다중 프로세서들을 적절히 블록에 할당하는 문제를 다루었다. 기존의 할당법인 최초적합, 최적합, 최악적합과 다음 적합 방법들은 준비상태 큐에 도착한 모든 프로세서들을 할당하지 못해 특정 프로세서는 대기상태가 되는 단점을 갖고 있었다. 본 논문에서 제안된 알고리즘은 분할된 블록(홀)의 크기와 준비상태 큐에 있는 프로세서 크기를 내림차순으로 정렬하여 가장 큰 크기의 블록에 가능한 많은 프로세서들을 할당하는 단순한 블록 채우기 알고리즘이다. 제안된 알고리즘을 9개의 벤치마킹 실험 데이터에 적용한 결과 분할 오류로 인해 대기상태 프로세서가 발생하는 1개 데이터를 제외한 8개 데이터 모두에 대해 최소의 내부 단편(IF)을 가지면서도 모든 프로세서들을 할당하는 성능을 보였다.

• 한국컴퓨터정보학회논문지
• /
• 제3권2호
• /
• pp.169-175
• /
• 1998

ATM스위치에서 셀을 전송하기 위한 버퍼방식으로 HOL 블록킹을 방지하는 공유다중버퍼 방식이 있다. 그러나, 이러한 방식에서도 셀 손실이 발생하여 스위치의 성능을 저하시킨다. 따라서, 본 논문에서는 기존의 비충돌 공유 다중 버퍼 구조에서 발생하는 셀 손실을 방지하는 방안을 제안하였다. 셀 손실을 방지하는 방안으로 한 슬롯 타임동안에 손실되는 셀을 다음 슬롯 타임에 전송할 수 있도록 특정한 임시메모리에 저장할 수 있는 구조를 사용하였다. 이러한 구조를 시뮬레이션을 통해 성능평가를 한 결과 셀 손실율과 처리율면에서 기존의 시스템보다 우수함을 검증하였다.

• 정보학연구
• /
• 제7권3호
• /
• pp.119-126
• /
• 2004

본 논문은 다중 전송 비-블록킹 다단계 네트워크구성에 관한 방안을 검토하고 네트워크 확장으로 인하여 발생되는 문제점을 도출하여 바람직한 방안을 제시하고자 한다. 다단계 네트워크 노드의 확장은 단계가 증가할수록 그 교차점은 지수함수 적으로 증가한다. 따라서 이에 따른 비용대비 최적값을 찾아 다중 전송에 적용하고 접속 알고리즘의 속도개선에 대한 개선안을 마련코자 한다. 특별히 다단계 네트워크의 반복적인 확장에 초점을 맞추어 최신 정보에 대한 검토 및 몇 가지의 주제를 단순화하고 명확화 하는 것에 연구의 초점을 맞추었다.

• 한국산업정보학회논문지
• /
• 제14권4호
• /
• pp.8-15
• /
• 2009

초고속 접속을 위한 차세대 광대역 무선 이동 통신 기술의 하나로서, 중계기를 활용한 다중 입출력 기술이 유력하게 연구되고 있다. 본 논문에서는 채널 선택적 중계기 기반의 다중 입출력 전송 시스템을 제안한다. 중계기와 단말기 사이의 채널 상태에 따라 선택적으로 부채널을 사용함으로써 수신 성능을 크게 향상시킬 수 있다. 실험 결과를 통해, 제안된 중계기 기반 시스템의 성능이 기존의 시스템 성능보다 우수한 특성을 나타냄을 확인하였다.

• 한국통신학회논문지
• /
• 제40권11호
• /
• pp.2169-2177
• /
• 2015

본 논문은 네트워크 침입 탐지 시스템에서 CAM 및 해시 구조 기반 알고리듬의 비용 한계를 극복하기 위해 RAM을 이용한다. RAM을 이용한 기존 알고리듬의 다중 엔트리 처리 시 실시간 처리속도 지연 문제를 보완한 새로운 패턴 매칭기를 제안한다. 제안된 패턴 매칭기는 Merge FSM 알고리듬을 적용하여 스테이트의 수를 줄이고, RAM을 사용하기 위해 스테이트 블록과 엔트리 블록을 포함한다. 입력된 문자열과 비교할 엔트리문자열이 여러개 존재할 때 엔트리 블록에서 입력된 문자열과 엔트리 문자열들을 동시에 비교한다. 제안된 패턴 매칭기는 Snort 2.9 규칙을 이용하여 검증하였다. 실험결과 기존 탐색 방법과 비교하여 메모리 접근 빈도가 15.8% 감소하였고, 전체 메모리 크기는 2.6% 증가하였으며, 처리속도는 47.1% 증가하였다.

• 한국정보과학회논문지:시스템및이론
• /
• 제26권11호
• /
• pp.1429-1436
• /
• 1999

데이타들에 대한 선인출 효과를 얻기 위하여 캐쉬 메모리의 캐쉬 블록은 다중 워드로 구성된다. 그러나 선인출된 데이타들이 사용되지 않을 경우 캐쉬 메모리가 낭비되고 따라서 캐쉬 실패율이 증가한다. 데이타 배열 병합 방법은 캐쉬 실패 원인의 하나인 캐쉬 충돌 실패를 감소시키기 위하여 사용되고 있다. 그러나 기존의 배열 병합 방법은 유용하지 못한 데이타들을 캐쉬 블록에 선인출하는 현상을 보인다. 본 논문에서는 이러한 현상을 개선한 스트라이드 배열 병합을 제안한다. 모의시험에서 캐쉬 블록이 다중 워드로 구성된 경우 스트라이드 배열 병합은 캐쉬 충돌 실패를 감소시킬 뿐 만 아니라 유용한 데이타 선인출을 증가 시키므로 캐쉬 성능을 향상시킴을 보여준다. 또한 이렇게 향상된 캐쉬 성능은 프로세서 증가에 따른 확장성 있는 프로그램 성능을 나타낸다.Abstract The cache memory is composed of cache lines with multiple words to achieve the effect of data prefetching. However, if the prefetched data are not used, the spaces of the cache memory are wasted and thus the cache miss rate increases. The data merging-arrays method is used for the sake of the reduction of the cache conflict misses. However, the existing merging-arrays method results in the useless data prefetching. In this paper, a stride merging-arrays method is suggested for improving this phenomenon. Simulation results show that when a cache line is composed of multiple words, the stride merging-arrays method increases the cache performance due to not only the reduction of cache conflict misses but also the useful data prefetching. This enhanced cache performance also represents the more scalable performance of parallel applications according to increasing the number of processors.

• 한국정보통신학회논문지
• /
• 제17권2호
• /
• pp.363-371
• /
• 2013

본 논문에서는 IEEE 802.16e 모바일 WiMAX 표준의 19가지 블록길이(576~2304)에 따른 6가지 부호율(1/2, 2/3A, 2/3B, 3/4A, 3/4B, 5/6)과 IEEE 802.11n WLAN 표준의 3가지 블록길이(648, 1296, 1944)에 따른 4가지 부호율(1/2, 2/3, 3/4, 5/6)을 지원하는 다중표준 LDPC 복호기를 설계하였다. Layered 복호방식의 블록-시리얼(부분병렬) 구조와 SM(sign-magnitude) 수체계 기반의 DFU(decoding function unit)를 적용하여 하드웨어 복잡도를 최소화시켰다. 설계된 회로는 FPGA 구현을 통해 하드웨어 동작을 검증하였으며, 0.13-${\mu}m$ CMOS 셀 라이브러리로 합성한 결과 약 312,000 게이트와 70,000 비트의 메모리로 구현되었고, 100 MHz@1.8V로 동작하여 79~210 Mbps의 성능을 갖는 것으로 평가되었다.