• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 추계종합학술대회 논문집
• /
• pp.1049-1052
• /
• 1999

As the Internet traffic increases, the demand for higher performance routers continues to grow, and it makes switch chips more complex. To make matters worse, these chips also need to handle high-level services. In this paper, we introduce an efficient verification methodology that can support real network traffics to satisfy the verification requirement of real complex situation even at the early design phase of switch chips.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 I
• /
• pp.378-381
• /
• 2003

This paper presents a design and implementation of 10gigabit ethernet frame multiplexer/demultiplexer. In this paper, we discuss gigabit and 10 gigabit ethernet standard interfaces(GMII/XGMII) and we propose multiple gigabit ethernet frame multiplexing/demultiplexing scheme to handle 10gigabit ethernet frame instead of using 10gigabit network processor. And then 10gigabit ethernet frame MUX/DMUX is designed, verified and implemented using FPGA.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 하계종합학술대회 논문집(1)
• /
• pp.359-362
• /
• 2002

In this paper, we propose a structure of 800bps high speed router and a gigabit Ethernet line interface board. Having Programmability, network processor is applied to gjgabit Ethernet line interface board. Also, we propose a new method to upgrade image files that consist of operating system and drivers. It is possible to upgrade image files for several boards at once and to reduce the elapsed time for image upgrade using tile proposed method.

• 대한전자공학회논문지SD
• /
• 제38권4호
• /
• pp.251-265
• /
• 2001

반도체 소자가 소형화 되면서 소자의 신뢰성을 유지하고 전력 소모를 줄이기 위해 기가-비트 DRAM의 동작 전압은 1.5V 이하로 줄어들 것으로 기대된다. 따라서 기가-비트 DRAM을 구현하기 위해 저전압 회로 설계 기술이 요구된다. 이 연구에서는 지금까지 발표된 저전압 DRAM 회로 설계 기술에 대한 조사결과를 기술하였고, 기가-비트 DRAM을 위해 4가지 종류의 저전압 회로 설계 기술을 새로이 제안하였다. 이 4가지 저전압 회로 설계 기술은 subthreshold 누설 전류를 줄이는 계층적 negative-voltage word-line 구동기, two-phase VBB(Back-Bias Voltage) 발생기, two-phase VPP(Boosted Voltage) 발생기와 밴드갭 기준전압 발생기에 대한 것인데, 이에 대한 테스트 칩의 측정 결과와 SPICE 시뮬레이션 결과를 제시하였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2012년도 한국컴퓨터종합학술대회논문집 Vol.39 No.1(A)
• /
• pp.233-235
• /
• 2012

해저보행로봇 CR200은 여러 개의 관절로 이루어진 6개의 다리를 이용하여 해저면에서 보행으로 이동하며 해저 정밀탐사 및 작업을 수행하는 로봇으로, 케이블로 연결된 선상제어실에서 원격 제어된다. CR200 시스템에서는 16개의 카메라가 장착될 예정이며, 취득된 카메라의 영상은 선상제어실의 비디오 컴퓨터로 전송되어 모니터링 및 녹화된다. 설계된 비디오 시스템에서 영상 전송은 전자기 간섭에 의한 화질 열화를 최소화하기 위하여 기가비트의 대역폭을 가진 이더넷과 광케이블을 통하여 디지털 형태로 전송되며, 아날로그 카메라의 영상은 비디오 인코더를 사용하여 디지털 영상으로 변환된 후에 전송된다. 본 논문에서는 CR200의 비디오 시스템의 설계를 소개하고, 실제로 제작하기 전에 설계된 비디오 시스템을 검증하기 위하여 테스트베드를 사용한 통합 테스트 결과를 제시한다. 아직 준비되지 않은 카메라에 대해서는 아이패드의 아날로그 영상 출력을 비디오 인코더의 입력으로 전달하여, 설계된 모든 카메라들이 동작하는 상황을 테스트베드로 실험하였다. 16개 카메라의 영상이 모니터링 및 녹화되는 상황을 테스트베드로 실험한 결과에 따르면, 압축률 10%의 H.264 동영상 압축 알고리즘을 사용할 경우에 30fps 영상의 모니터링 및 녹화에 각각 60Mbps의 전송량으로 비디오 시스템이 정상적으로 동작하는 것을 확인할 수 있었다. 비디오 데이터의 전송은 센서 및 제어 데이터의 전송과 같은 네트워크를 사용하지만, 비디오 데이터의 기가비트 네트워크 사용률은 평균 12%이기 때문에 비디오 데이터 전송으로 인하여 데이터 통신은 거의 영향을 받지 않는다.

• 정보처리학회논문지C
• /
• 제13C권5호
• /
• pp.575-582
• /
• 2006

네트워크 및 시스템에서 가용 대역폭의 확보와 전송 성능에 대한 고려는 대용량 데이터를 고속으로 처리하기 위한 중요한 요소 기술이다. 점보 프레임, 네트워크 버퍼 설정 등과 같은 시스템 튜닝을 통해 종단 간 전송 처리율이 향상되고 시스템 부하가 감소되어 결과적으로 시스템 효율성이 크게 증가된다. 이러한 시스템 튜닝은 대용량 데이터 전송을 필요로 하는 응용에 국한하여 연구되어 왔고, 비압축 HDTV와 같이 높은 데이터 집적도와 연산 처리 성능을 함께 요구하는 응용에 대해서는 충분히 고려되지 않고 있다. 본 논문에서는 다양한 시스템 튜닝값 들이 종단 간 전송 성능 및 시스템 부하에 미치는 영향을 10 기가비트 네트워크와 비압축 HDTV 응용 소프트웨어를 이용해 분석했다. 시스템 측면에서 전송 성능을 높이고 부하를 줄이기 위해서는 송/수신 버퍼 크기, 인터페이스 레이지터 값, 인터럽트 통합 등의 튜닝 과정이 중요하며, 실험을 통해 이들 튜닝 요소들이 비압축 HDTV의 재생 품질에 미치는 영향을 조사한다.

• 한국융합학회논문지
• /
• 제11권6호
• /
• pp.43-49
• /
• 2020

밀리미터파 통신 기술의 주목할 만한 발전에도 불구하고, 60GHz Wi-Fi는 여전히 광범위한 적용 범위의 제한으로 인해 아직 널리 보급되지 않았다. 종래에는 높은 주파수에서 발생하는 신호 감쇄를 극복하기 위해 빔포밍 기술 도입이 필수적이지만 모든 방향으로의 빔 형성 범위를 유지하면서 빠른 빔 적응을 달성하기에는 어려움이 있었다. 또한 이와 동시에 멀티-기가비트의 높은 데이터 속도를 지원하는 것은 거의 불가능했다. 본 연구 에서는 60GHz 밀리미터파 통신 시스템에서 발생하는 이러한 문제를 해결하기 위한 전체적인 시스템 설계하고 구현하였다. 구현 손실을 최소화하면서 6.72 Gbps 코딩 처리량을 가능하게 하는 향상된 설계 LDPC 디코더를 소개하며, 향상된 위상 추적 알고리즘은 16 QAM 변조 및 LDPC 코드 속도 3/4의 경우 1 % 패킷 에러율에서 3.2 dB 성능 이득을 보장하여 높은 주파수의 빔포밍을 수행하는 도중에도 높은 데이터 전송율을 달성할 수 있다.

• 정보처리학회논문지C
• /
• 제11C권2호
• /
• pp.157-162
• /
• 2004

최근 정보통신기반이 급속히 발달하고 사용자가 늘어남에 여러가지 사이버 공격이 늘어나고 있다. 침해사고를 예방하고 효과적인 대응방법이 마련된 침입탐지시스템들은 저속 환경에서의 실시간 분석에 적합하도록 설계되고 구현되었기 때문에, 증가하는 트래픽 양을 처리하는데 어려움이 있다. 또한, 기가비트 이더넷(Gigabit Ethernet) 환경과 같은 고속 네트워크 환경이 현실화되므로 대용량의 데이터를 처리할 수 있는 효과적인 보안 분석 기법들이 필요하다. 본 논문에서는 고속 네트워크 환경에 필요한 침입탐지 및 그 대응 방법에 위한 고속 침입탐지 메커니즘 적용 시스템을 제안한다 이는 패킷 헤더 기반의 패턴 매칭 기능과 시스템 커널 영역에서 수행되는 패킷 데이터 기반의 패턴 매칭 기능을 통해서, 고속 네트워크 환경에 적합한 침입탐지 메커니즘을 제안하며, 시스템의 성능을 기존 운용 시스템과 비교 분석함으로써, 제안한 침입탐지 메커니즘이 트래픽 처리성능면에서 최대 20배까지 우수했다.

• 전자공학회논문지CI
• /
• 제41권4호
• /
• pp.41-49
• /
• 2004

본 논문은 FPGA 임베디드 기가비트 트랜시버의 테스트에 관한 방법과 측정 결과를 다룬다. 실험에 사용한 디바이스는 Altera 사의 Stratix GX 디바이스로 범용 고속 프로토콜을 지원하는 트랜시버(GXB)이다. 본 논문은 차세대 IO 버스로 대두되는 PCI Express 직렬 프로토콜을 GXB에 구현하였다. PCI Express 규격에 맞게 생성된 GXB 모듈은 타이밍 시뮬레이션을 거쳐 하드웨어 구현과 테스트를 수행하였다. 트랜시버 테스트 방법으로 GXB 내부 블록 테스트, GXB 신호 무결성 테스트, GXB 입출력 버퍼 및 온칩 터미네이션 테스트, GXB 프로토콜 테스트의 네 가지 검증 절차를 거쳤다. 본 논문을 통해 FPGA 임베디드 트랜시버의 설계방법과 테스트 절차, 측정 결과를 제시한다.

• 대한전자공학회논문지SD
• /
• 제43권4호
• /
• pp.16-22
• /
• 2006

본 논문에서는 CMOS 공정을 사용하여 기가비트 이더넷 응용을 위한 전치증폭기 회로를 구현하였다 대역폭 확장 및 노이즈 성능개선을 위해, regulated cascade 설계기법을 사용하였고 이로써, 광다이오드 및 TIA 입력단의 큰 기생 캐패시턴스를 대역폭 결정으로부터 효과적으로 차단하였다. 0.6um CMOS공정을 사용하여 구현한 1.25Gb/s 전치증폭기의 칩 측정 결과 58dBohm의 트랜스 임피던스 이득, 0.5pF 기생 광다이오드 캐패시턴스에 대해 950MHz의 대역폭과 6.3pA/sqrt(Hz)의 평균 노이즈 전류 스펙트럼 밀도, 5V 단일 전원전압으로부터 85mW의 전력소모를 보였다. 또한, 0.18um CMOS 공정을 사용하여 설계한 10Gb/s 전치증폭기는 RGC 기법과 인덕티브 피킹기술을 동시에 사용함으로써, 59.4dBohm의 트랜스 임피던스 이득, 0.25pF 기생 캐패시턴스에 대해 8GHz의 대역폭, 20pA/sqrt(Hz)의 노이즈 전류 스펙트럼 밀도, 1.8V 단일전압에 대해 14mW의 전력소모를 보였다.