• 전기전자학회논문지
• /
• 제9권1호
• /
• pp.1-6
• /
• 2005

본 논문에서는 CMOS 다치 논리회로를 이용한 고성능 곱셈기를 제안하였다. 이 곱셈기는 Modified Baugh-Wooley 곱셈 알고리즘과 전류모드 4치 논리회로를 적용하여 트랜지스터의 수를 감소시키고 이에 따른 상호연결 복잡도를 감소시켜 곱셈기 성능을 향상시켰다. 제안한 회로는 전압모드 2진 논리신호를 전류모드 4치 논리신호로 확장하는 동시에 부분 곱을 생성하고 4치 논리 가산기를 통해 가산을 수행 후 전류모드 4치-2진 논리 변환 디코더를 이용하여 출력을 생성한다. 이와 같이 곱셈기의 내부는 전류모드 4치 논리로 구성하였으며 입출력단은 전압모드 2진 논리회로의 입,출력을 사용함으로써 기존의 시스템과 완벽한 호환성을 갖도록 설계하였다. 이 곱셈기는 6.1mW의 소비전력과 4.5ns의 전달지연을 보였으며, 트랜지스터 수는 두 개의 비교 대상 회로에 비해 60%, 43% 노드 수는 46%, 35% 감소하였다. 설계한 회로는 3.3V의 공급전원과 단위전류 5uA를 사용하여, 0.35um 표준 CMOS 공정을 이용하여 구현하였으며, HSPICE를 사용하여 그 타당성을 입증하였다.

• 한국수학교육학회지시리즈C:초등수학교육
• /
• 제22권4호
• /
• pp.281-294
• /
• 2019

본 연구의 목적은 초등학교 3학년 2학기의 곱셈 학습에서 반성적 활동을 적용함으로써 학업성취도의 수학 학습과정 중에 나타나는 오류 및 처치 행동을 분석하는 데 있다. 연구참여하는 학생들에게 곱셈단원에 대하여 반성적 활동을 적용하여 수업을 재구성하여 진행하였다. 이들의 수학 학업성취도의 변화를 알아보기 위하여 사전 사후 검사를 실시하였고, 반성적 활동에서의 학습자의 오류 처치양상을 분석하기 위해 포커스 그룹의 수학적인 의사소통을 녹음하여 분석하였다. 그리고 오류 유형 및 오류 처치를 위하여 학생들의 활동지와 녹음된 대화를 분석하였다. 연구 결과, 반성적 활동을 적용한 경우 학습자의 수학학업성취도가 상승하였다. 두 자리 수의 곱셈을 학습할 때 오류 유형은 다양하게 나타났다. 그리고 반성적 활동은 학습자가 곱셈 알고리즘에 대해 반성하고 오류가 있는 계산을 분석하여 자신의 오류를 반성적으로 되돌아보고 처치하도록 돕게 됨을 확인하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 하계종합학술대회 논문집(4)
• /
• pp.143-146
• /
• 2001

본 논문에서는 다 채널 페이저 연산 장치를 전용하드웨어로 구현하기 위한 설계 구조에 대하여 제시하였으며, 이를 연산량이 많은 곱셈기를 시분할에 의해 공유하는 구조를 제시하였다. 또한 페이저 측정을 위한 Sliding-DFT 알고리즘을 순환 구현할 경우의 근사구현 오차에 관한 정량적인 연구를 수행하였다. 이러한 오차 영향의 해석을 기반으로 하여 곱셈기 공유 구조를 적용한 페이저 연산 장치를 설계하고, 설계한 하드웨어의 내부동작을 보여주는 시뮬레이션을 통해 설계의 정확성을 확인하였다

• 정보보호학회논문지
• /
• 제10권3호
• /
• pp.3-10
• /
• 2000

In this paper we propose a bit-sliced modular multiplication algorithm and a bit-sliced modular multiplier design meeting the increasing crypto-key size for RSA public key cryptosystem. The proposed bit-sliced modular multiplication algorithm was designed by modifying the Montgomery's algorithm. The bit-sliced modular multiplier is easy to expand to process large size operands and can be immediately applied to RSA public key cryptosystem.

• 한국전자통신학회논문지
• /
• 제12권4호
• /
• pp.621-628
• /
• 2017

유한체위에서 사칙연산의 H/W 구현의 효율성은 사용하는 유한체의 기저 선택에 의해서 크게 좌우된다. 그러한 H/W 구현의 효율성의 관점에서 보면, 정규기저가 가장 적절한 이유는, 표수가 2인 유한체 $GF(2^n)$의 원소를 GF(2)위에서 정규기저로 표현하면, 원소의 제곱은 단순하게 좌표의 순환이동이 되기 때문이다. 본 논문에서는, 모든 유한체에서 관용기저로 부터 정규기저로 고속으로 변환하는 알고리즘을 소개하였으며 그 알고리즘을 이용한 H/W 구현결과와 우리의 방법으로 구현한 정규기저를 이용하여, 유한체 $GF(2^n)$위에서 두 원소의 곱셈과 역원을 구하는 효율적인 알고리즘에 따른 프로그램과 H/W 구현결과를 제시하였다.

• 정보보호학회논문지
• /
• 제22권5호
• /
• pp.1019-1025
• /
• 2012

오류 주입 공격은 암호 장치가 동작하는 동안에 오류를 주입하여 얻은 부가적인 정보를 이용하여 비밀키에 대한 정보를 얻는 공격 방법이다. 오류 주입 공격은 소형 암호 장치에 내장된 암호 알고리즘의 키를 찾을 수 있는 가장 강력한 공격 방법으로 오류 주입 공격 및 오류 탐지 방법에 대한 연구가 활발히 진행되고 있다. 2009년 S. Pontarelli 등은 Euclidean Addition Chain (EAC)를 사용하는 타원곡선 스칼라 곱셈 알고리즘에 대한 오류 탐지 방법을 소개하였다. 본 논문에서는 S. Pontarelli 등이 제안한 오류 탐지 방법이 적용된 알고리즘에 대한 새로운 오류 주입 공격 방법을 제안한다. 제안하는 공격 방법은 타원곡선 스칼라 곱셈 알고리즘의 상수 k에 대한 EAC에 비트 플립 오류 (bit flip error)를 주입하여 비밀키에 대한 정보를 얻어낸다.

• 전기전자학회논문지
• /
• 제28권1호
• /
• pp.53-64
• /
• 2024

자연어 처리 모델이 발전함에 따라 챗 GPT와 같은 대화형 언어 생성 AI 모델이 널리 사용되고 있다. 따라서 자연어 처리 최신 모델의 기반이 되는 트랜스포머 알고리즘을 하드웨어로 구현하여 연산 속도와 전력 소비량을 개선하는 것은 중요하다고 할 수 있다. 특히, 행렬 곱셈을 통해 문장에서 서로 다른 단어 간의 관계를 분석하는 멀티 헤드 어텐션과 피드 포워드 네트워크는 트랜스포머에서 연산량이 가장 큰 핵심적인 알고리즘이다. 본 논문에서는 기존의 시스톨릭 어레이를 변형하여 행렬 곱 연산 속도를 개선하고, 입력 단어 개수 변동에 따라 지연시간도 변동되는 유동적인 구조를 제안한다. 또한, 트랜스포머 알고리즘의 정확도를 유지하는 형태로 양자화를 하여 메모리 효율성과 연산 속도를 높였다. 본 논문은 평가를 위해 멀티헤드어텐션과 피드포워드 네트워크에서 소요되는 클럭사이클을 검증하고 다른 곱셈기와 성능을 비교하였다.

• 한국정보통신학회논문지
• /
• 제9권2호
• /
• pp.380-389
• /
• 2005

부동소수점 나눗셈에서 많이 사용하는 골드스미트 나눗셈 알고리즘은 일정한 횟수의 곱셈을 반복한다. 본 논문에서는 오차가 정해진 값보다 작아질 때까지 곱셈을 반복하여 나눗셈을 수행하는 가변 시간 골드스미트 부동소수점 나눗셈 알고리즘을 제안한다. 부동소수점 나눗셈 ‘$\frac{N}{F}$'는 'T=$\frac{1}{F}+e_t$'를 분모와 분자에 곱하면 ’$\frac{TN}{TF}=\frac{N_0}{F_0}$'가 된다. ’$R_i=(2-e_r-F_i),\;N_{i+1}=N_i{\ast}R_i,\;F_{i+1}=F_i{\ast}R_i$, i$\in${0,1,...n-1}'를 반복한다. 중간 곱셈 결과는 소수점이하 p 비트 미만을 절삭하며, 절삭 오차는 ‘$e_r=2^{-p}$', 보다 작다. p는 단정도실수에서 29, 배정도실수에서 59이다. ’$F_i=1+e_i$'이라고 하면 ‘$F_{i+1}=1-e_{i+1},\;e_{i+1},\;e_{i+1}'이 된다. '$[F_i-1]<2^{\frac{-p+3}{2}}$'이면, ’$e_{i+1}<16e_r$'이 부동소수점으로 표현 가능한 최소값보다 작아지며, ‘$N_{i+1}\risingdotseq\frac{N}{F}$이다. 본 논문에서 제안한 알고리즘은 입력 값에 따라서 곱셈 횟수가 다르므로, 평균 곱셈 횟수를 계산하는 방식을 도출하고, 여러 크기의 근사 역수 테이블($T=\frac{1}{F}+e_t$)에서 단정도실수 및 배정도실수의 나눗셈 계산에 필요한 평균 곱셈 횟수를 계산한다. 이들 평균 곱셈 횟수를 종래 알고리즘과 비교하여 본 논문에서 제안한 알고리즘의 우수성을 증명한다. 본 논문에서 제안한 알고리즘은 오차가 일정한 값보다 작아질 때까지만 반복 연산을 수행하므로 나눗셈기의 성능을 높일 수 있다. 또한 최적의 근사 역수 테이블을 구성할 수 있다. 본 논문의 연구 결과는 디지털 신호처리, 컴퓨터 그라픽스,, 멀티미디어, 과학 기술 연산 등 부동소수점 계산기가 사용되는 분야에서 폭 넓게 사용될 수 있다.

• 정보처리학회논문지A
• /
• 제12A권2호
• /
• pp.95-102
• /
• 2005

부동소수점 나눗셈에서 많이 사용하는 뉴톤-랍손 부동소수점 역수 알고리즘은 일정한 횟수의 곱셈을 반복하여 역수를 계산한다. 본 논문에서는 오차가 정해진 값보다 작아질 때까지 곱셈을 반복해서 역수를 계산하는 가변 시간 뉴톤-랍손 부동소수점 역수 알고리즘을 제안한다. 'F'의 역수 계산은 초기값 $'X_0=\frac{1}{F}{\pm}e_0'$에 대하여, $'X_{i+1}=X=X_i*(2-e_r-F*X_i),\;i\in\{0,\;1,\;2,...n-1\}'$을 반복한다. 중간 곱셈 견과는 소수점 이하 p비트 미만을 절삭하며, 절삭 오차는 $'e_r=2^{-p}'$보다 작다. p는 단정도실수에서 27, 배정도실수에서 57이다. $'X_i=\frac{1}{F}+e_i{'}$라 하면 $'X_{i+1}=\frac{1}{F}-e_{i+1},\;e_{i+1}이 된다. $'\mid(2-e_r-F*X_i)-1\mid<2^{\frac{-p+2}{2}}{'}이면, $'e_{i+1}<4e_r{'}$이 부동산소수점으로 표현 가능한 최소값보다 작이지며, $'X_{i+1}\fallingdotseq\frac{1}{F}'$이다. 본 논문에서 제안한 알고리즘은 입력 값에 따라서 곱셈 횟수가 다르므로, 평균 곱셈 횟수를 계산하는 방식을 유도하고, 여러 크기의 근사 역수 테이블$(X_0=\frac{1}{F}{\pm}e_0)$에서 단정도실수 및 배정도실수의 역수 계산에 필요한 평균 곱셈 횟수를 계산한다. 이들 평균 곱셈 횟수를 종래 알고리즘과 비교하여 본 논문에서 제안한 알고리즘의 우수성을 증명한다. 본 논문에서 제안한 알고리즘은 오차가 일정한 값보다 작아질 때까지만 반복 연산을 수행하므로 역수 계산기의 성능을 높일 수 있다. 또한 최적의 근사 역수 테이블을 구성할 수 있다. 본 논문의 연구 결과는 디지털 신호처리, 컴퓨터 그라픽스, 멀티미디어, 과학 기술 연산 등 부동소수점 계산기가 사용되는 분야에서 폭 넓게 사용될 수 있다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 1998년도 춘계종합학술대회
• /
• pp.377-382
• /
• 1998

본 논문에서는 암호화 알고리즘인 IDEA(International Data Encryption Algorithm)를 분석하고 TMS320C542 EVM 보드에서 어셈블리 언어로 구현하였다. 또한 수행 속도에 매우 큰 영향을 미치는 핵심 연산인 모듈러 곱셈 연산에 대한 고속 알고리즘을 채택하여 속도 개선을 이루었다.